123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計(jì)與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

基于VHDL和FPGA的非對稱同步FIFO設(shè)計(jì)實(shí)現(xiàn)

基于VHDL和FPGA的非對稱同步FIFO設(shè)計(jì)實(shí)現(xiàn),FIFO是一種常用于數(shù)據(jù)緩存的電路器件，可應(yīng)用于包括高速數(shù)據(jù)采集、多處理器接口和通信中的高速緩沖等各種領(lǐng)域。然而在某些應(yīng)用，例如在某數(shù)據(jù)采集和處理系統(tǒng)中，需要通過同步FIFO來連接8位A/D和16位數(shù)據(jù)總線的MCU，但

發(fā)表于：4/11/2011

電子記帳控稅終端機(jī)設(shè)計(jì)的SoC芯片研究

本SoC芯片是面向電子記帳終端設(shè)備而設(shè)計(jì)的符合國家電子記帳終端設(shè)備標(biāo)準(zhǔn)的高性能嵌入式的系統(tǒng)芯片，其中以32位的SPARC V8架構(gòu)的處理器為內(nèi)核，集成了符合ISO7816標(biāo)準(zhǔn)的智能卡控制器和符合ISO7811／2標(biāo)準(zhǔn)的磁卡控制器接口等外圍設(shè)備。他的應(yīng)用既降低了電子記帳終端設(shè)備的成本，又大大提高了系統(tǒng)的可靠性。

發(fā)表于：4/11/2011

基于FPGA的多路圖像采集系統(tǒng)的軟件設(shè)計(jì)

本文實(shí)現(xiàn)了一種結(jié)合Altera公司生產(chǎn)的CycloneII系列FPGA與視頻解碼芯片ADV7181B的嵌入式圖像采集系統(tǒng)。系統(tǒng)具有低功耗、低成本、高可靠和靈活性好等特點(diǎn)?；贔PGA的多路圖像采集系統(tǒng)采用兩片F(xiàn)PGA作為主控芯片，完成四路視頻畫面的同時顯示和切換，實(shí)現(xiàn)兩個FPGA的級聯(lián)配置，采用Verilog語言編寫的控制邏輯解決了畫面抖動問題。系統(tǒng)軟件集成度高，硬件結(jié)構(gòu)清晰簡單，即可滿足一般監(jiān)控場合對多處位置進(jìn)行實(shí)時監(jiān)控的需求，又能為功能更復(fù)雜的圖像處理、壓縮、傳輸系統(tǒng)提供前端圖像數(shù)據(jù)采集。

發(fā)表于：4/11/2011

一種基于FPGA的接口電路設(shè)計(jì)

在簡要介紹了PC／AT鍵碼、旋轉(zhuǎn)開關(guān)和EPM7128結(jié)構(gòu)特點(diǎn)的基礎(chǔ)上，介紹了利用FPGA實(shí)現(xiàn)旋轉(zhuǎn)開關(guān)信號到PC／AT鍵碼轉(zhuǎn)換的設(shè)計(jì)方法。

發(fā)表于：4/11/2011

基于IP核的FPGA 設(shè)計(jì)方法

隨著集成電路制造技術(shù)迅速向亞微米發(fā)展, 產(chǎn)生了系統(tǒng)級集成的新概念, 為縮短系統(tǒng)級芯片的設(shè)計(jì)時間, 重復(fù)利用已有的設(shè)計(jì), 核基設(shè)計(jì)方法被廣泛采用。本文介紹了核的分類及核基FPGA 的設(shè)計(jì)流程, 討論了軟核的設(shè)計(jì)思路和使用特點(diǎn), 并給出了設(shè)計(jì)實(shí)例。

發(fā)表于：4/11/2011

基于Xilinx FPGA的片上系統(tǒng)無線保密通信終端

本設(shè)計(jì)使用硬件描述語言VHDL在FPGA數(shù)字邏輯層面上實(shí)現(xiàn)AES加解密，為了系統(tǒng)的擴(kuò)展性和構(gòu)建良好的人機(jī)交互，設(shè)計(jì)通過PS/2鍵盤輸入加密密鑰，并將其顯示在LCD上。在軟核MicroBlaze上，通過SPI總線讀寫FIFO和RAM控制射頻芯片CC2420，使系統(tǒng)具有信道選擇、地址識別、自動CRC校驗(yàn)功能，使系統(tǒng)更加安全、通信誤碼率更低。

發(fā)表于：4/11/2011

基于FPGA的三模冗余容錯技術(shù)研究

摘要：基于SRAM的FPGA對于空間粒子輻射非常敏感，很容易產(chǎn)生軟故障，所以對基于FPGA的電子系統(tǒng)采取容錯措施以防止此類故障的出現(xiàn)是非常重要的。三模冗余(TMR)方法以其實(shí)現(xiàn)的簡單性和效果的可靠性而被廣泛用于對單粒子

發(fā)表于：4/11/2011

基于FPGA高速并行采樣技術(shù)的研究

針對高速并行ADC時間交叉采樣技術(shù)對多相時鐘信號的高要求以及采集數(shù)據(jù)的誤差，介紹了多相時鐘設(shè)計(jì)的一種方法和利用FFT技術(shù)實(shí)現(xiàn)對增益誤差的校正。通過實(shí)驗(yàn)仿真證明，該設(shè)計(jì)能夠有效提升數(shù)據(jù)采集系統(tǒng)的性能。

發(fā)表于：4/11/2011

基于PSoC片上系統(tǒng)芯片的非接觸式感應(yīng)按鍵界面設(shè)計(jì)

PSoC微處理器由處理器內(nèi)核、系統(tǒng)資源、數(shù)字系統(tǒng)和模擬系統(tǒng)組成。PSoC片上系統(tǒng)包含8個數(shù)字模塊和12個模擬模塊。這些模塊都可進(jìn)行配置，用戶通過對這些模塊進(jìn)行配置，定義出用戶所需要的功能。數(shù)字模塊可配置成定時器、計(jì)數(shù)器、串行通信口（UARTS）、CRC發(fā)生器、PWM脈寬調(diào)制等功能模塊。模擬模塊可配置成模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器、可編程增益放大器、可編程濾波器、差分比較器等功能模塊。數(shù)字模塊和模擬模塊也可構(gòu)成調(diào)制解調(diào)器、復(fù)雜的馬達(dá)控制器、傳感器信號的處理電路等。

發(fā)表于：4/11/2011

基于FPGA技術(shù)的數(shù)字相關(guān)器的設(shè)計(jì)與實(shí)現(xiàn)

同步在通信系統(tǒng)中占有非常重要的地位，同步系統(tǒng)性能的高低在很大程度上決定了通信系統(tǒng)的質(zhì)量，甚至通信的成敗。相關(guān)器是同步系統(tǒng)的關(guān)鍵部件之一，因此，要求相關(guān)器須有比其它部件更高的可靠性。實(shí)際應(yīng)用中，相關(guān)器可用軟件實(shí)現(xiàn)也可用硬件電路實(shí)現(xiàn)，后者更適合于高速數(shù)據(jù)通信中的相關(guān)檢測。本文在總結(jié)一般數(shù)字相關(guān)器設(shè)計(jì)的基礎(chǔ)上，設(shè)計(jì)實(shí)現(xiàn)了一種高性能的數(shù)字相關(guān)器。

發(fā)表于：4/10/2011