引言
        檢測(cè)系統(tǒng)的可重構(gòu)設(shè)計(jì)是檢測(cè)技術(shù)的發(fā)展方向?？芍貥?gòu)設(shè)計(jì)是指利用可重用的軟硬件資源，根據(jù)不同的應(yīng)用需求，靈活地改變自身體系結(jié)構(gòu)的設(shè)計(jì)方法。對(duì)于檢測(cè)系統(tǒng)而言，可重構(gòu)可以分為軟件可重構(gòu)和硬件可重構(gòu)。采用硬件可重構(gòu)技術(shù)設(shè)計(jì)的檢測(cè)系統(tǒng)具有硬件普適性，通過(guò)更換各個(gè)硬件模塊或配置不同的軟件代碼，即可實(shí)現(xiàn)不同功能的檢測(cè)，從而減少硬件和軟件開(kāi)發(fā)上的投入、縮短產(chǎn)品開(kāi)發(fā)周期。
         本文提出了一種基于ARM嵌入式微處理器和復(fù)雜可編程邏輯器件( CPLD) 的檢測(cè)系統(tǒng)硬件可重構(gòu)設(shè)計(jì)方法。這種結(jié)構(gòu)檢測(cè)系統(tǒng)既具有ARM微控制器體積小、集成度高、運(yùn)算速度快、存儲(chǔ)器容量大、功耗低等特點(diǎn); 又具有CPLD強(qiáng)大的高速邏輯處理能力和方便靈活的動(dòng)態(tài)可重構(gòu)性，將兩者結(jié)合起來(lái)使用能克服傳統(tǒng)檢測(cè)儀器的不足, 可將許多復(fù)雜的實(shí)時(shí)控制算法硬件化，減輕了MCU的負(fù)擔(dān)，減少邏輯控制芯片的使用, 具有可靠性強(qiáng)、可重用性好性價(jià)比高突出優(yōu)點(diǎn)。
1檢測(cè)系統(tǒng)的結(jié)構(gòu)
        本文設(shè)計(jì)的可重構(gòu)檢測(cè)系統(tǒng)采用ARM芯片為主控制器, CPLD芯片為協(xié)處理器配合主控制器工作的結(jié)構(gòu)。
1.1檢測(cè)系統(tǒng)的總體硬件結(jié)構(gòu)
        該控制器的硬件結(jié)構(gòu)如圖1所示, ARM芯片的外圍電路包括復(fù)位電路、實(shí)時(shí)時(shí)鐘電路、存儲(chǔ)模塊、海量數(shù)據(jù)存儲(chǔ)模塊、通訊模塊、LCD接口電路和觸摸屏接口電路,。其中存儲(chǔ)模塊由SDRAM和NOR型FLASH 組成，SDRAM 作為ARM 的內(nèi)存、存放操作系統(tǒng)和應(yīng)用程序運(yùn)行的動(dòng)態(tài)數(shù)據(jù), FLASH 存儲(chǔ)操作系統(tǒng)鏡像文件及一些常量參數(shù)；海量存儲(chǔ)模塊提供了IDE/CF卡接口，可以直接接入硬盤和CF卡作為采樣數(shù)據(jù)的海量存儲(chǔ)介質(zhì)；通訊模塊由RS- 232、USB2.0及以太網(wǎng)接口組成，可根據(jù)實(shí)際情況選擇其中一種方式作為通訊接口。CPLD提供模數(shù)轉(zhuǎn)換電路控制單元( ADC) 、可編程脈沖產(chǎn)生電路 、采樣數(shù)據(jù)自存儲(chǔ)邏輯控制單元、數(shù)字量輸入輸出電路( DI/DO) 、光電編碼器輸入電路和PWM 波輸出電路。ARM與CPLD之間通過(guò)并行總線相連。

                                     圖1 基于ARM9+CPLD可重構(gòu)檢測(cè)系統(tǒng)框圖
         在上述結(jié)構(gòu)中, 可將CPLD視作ARM的一個(gè)高速外設(shè)，ARM通過(guò)CPLD 間接地操作某些外圍器件，充分利用CPLD 的高速邏輯處理能力對(duì)整個(gè)檢測(cè)過(guò)程實(shí)現(xiàn)實(shí)時(shí)控制, ARM只需負(fù)責(zé)檢測(cè)參數(shù)的設(shè)定和控制檢測(cè)過(guò)程的開(kāi)始及結(jié)束，提高了控制器的實(shí)時(shí)性，增強(qiáng)了控制器對(duì)外設(shè)的兼容性和擴(kuò)展性。
以上系統(tǒng)設(shè)計(jì)中，我們不僅實(shí)現(xiàn)了硬件原理設(shè)計(jì)上的模塊化，可以根據(jù)實(shí)際需要將各個(gè)模塊替換成合適的芯片，實(shí)現(xiàn)系統(tǒng)的可重構(gòu)性。在檢測(cè)儀器的生產(chǎn)、維修和升級(jí)等實(shí)踐中，我們發(fā)現(xiàn)將不同模塊設(shè)計(jì)成單板形式，然后通過(guò)約定的接口連接起來(lái)，方便系統(tǒng)的升級(jí)和產(chǎn)品的系列化，也給儀器的維修帶來(lái)很大便利，同時(shí)便于隔離各個(gè)模塊的相互干擾，提高了系統(tǒng)的抗干擾和穩(wěn)定性。但是對(duì)于一個(gè)高速系統(tǒng)，這樣的設(shè)計(jì)必然會(huì)帶來(lái)信號(hào)完整性問(wèn)題。我們將在后面重點(diǎn)介紹這個(gè)問(wèn)題的解決方案。
1.2接口設(shè)計(jì)
         由于ARM與CPLD的總線接口設(shè)計(jì)是否合理將直接影響著控制器的性能和系統(tǒng)的可重構(gòu)特性，所以并行總線的設(shè)計(jì)就成為一個(gè)非常關(guān)鍵的問(wèn)題，該總線包括ARM芯片的地址總線(AB[0..23]) 、數(shù)據(jù)總線(DB[0..15]) 、控制總線、復(fù)位信號(hào)以及多路可編程I/O，這樣做的好處是，將CPLD芯片存儲(chǔ)器化，即ARM可通過(guò)對(duì)特定地址和I/O口的訪問(wèn)來(lái)控制CPLD工作, 并且可通過(guò)共同的復(fù)位信號(hào)將ARM與CPLD 芯片同時(shí)復(fù)位, 盡量避免總線競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象的出現(xiàn)，CPLD還可通過(guò)可編程I/O向ARM發(fā)出中斷請(qǐng)求，等待ARM對(duì)特定事件的處理。這種接口不僅保留了ARM控制平臺(tái)和CPLD外接單元的獨(dú)立性，而且接口的通用性也非常好，一般的控制平臺(tái)和邏輯控制芯片都適用這種接口，這樣我們可以根據(jù)不同需求，組建合適的系統(tǒng)。
同樣CPLD板上的外部接口設(shè)計(jì)也很重要，直接決定系統(tǒng)可實(shí)現(xiàn)的功能和適用程度，我們?cè)贑PLD板上留出了４路ADC控制接口，包括采樣同步時(shí)鐘信號(hào)、采樣數(shù)據(jù)傳輸線和多路擴(kuò)展I/O，可以實(shí)現(xiàn)４路ＡＤ同時(shí)采樣，自動(dòng)存儲(chǔ)，并記錄采集的起始位置和采樣長(zhǎng)度，也可以完成對(duì)程控放大器、濾波器的控制?？紤]到一個(gè)系列不同容量的采樣存儲(chǔ)芯片SRAM一般都會(huì)保持引腳的兼容，我們將SRAM設(shè)計(jì)在CPLD板上，增加系統(tǒng)的穩(wěn)定性。預(yù)留的其它接口我們都盡量保證它的通用性，并在結(jié)構(gòu)設(shè)計(jì)上考慮各個(gè)模塊的連接和安裝。
2應(yīng)用實(shí)例
        超聲檢測(cè)是無(wú)損檢測(cè)的重要方法之一，廣泛應(yīng)用于對(duì)鋼板、鍛件、焊縫、混凝土、人造石墨等進(jìn)行探傷檢驗(yàn)。近年來(lái)，超聲檢測(cè)理論和方法都已取得較大進(jìn)展，但是實(shí)踐中無(wú)論在儀器硬件的實(shí)現(xiàn)還是軟件的更新上都還存在很多未突破的關(guān)鍵技術(shù)。筆者采用以上系統(tǒng)設(shè)計(jì)了一款一發(fā)雙收聲波檢測(cè)儀，其檢測(cè)控制單元位于CPLD 芯片中，ARM芯片通過(guò)對(duì)CPLD進(jìn)行存儲(chǔ)器訪問(wèn)即可完成對(duì)整個(gè)檢測(cè)過(guò)程的控制。
2.1芯片選擇
        ARM 選用內(nèi)嵌ARM920T核的EP9315微控制器， CPLD選用Alter公司MAX II系列芯片EPM1270。其中, EP9315具有最高可達(dá)200MHz的工作頻率、16KByte指令緩存、16KByte數(shù)據(jù)緩存和單/雙精度整數(shù)及浮點(diǎn)處理能力，還集成了大量適用的外部接口，如IDE接口、USB接口和LCD接口等；EPM1270 型CPLD 含有1270邏輯元件、100多個(gè)可用I/O 引腳，每個(gè)IO口都可配置成TTL、LVTTL、CMOS、LVCMOS和施密特觸發(fā)器模式。以上兩芯片均為低成本、低功耗芯片。
2.2 CPLD的內(nèi)部結(jié)構(gòu)設(shè)計(jì)
        在該系統(tǒng)中ARM作為主芯片，負(fù)責(zé)復(fù)雜的數(shù)據(jù)處理、人機(jī)交互、圖形顯示和接口通信等任務(wù)，如何合理設(shè)計(jì)CPLD外部接口和內(nèi)部結(jié)構(gòu)，將直接影響到系統(tǒng)的功能和可重構(gòu)程度。CPLD內(nèi)部結(jié)構(gòu)如圖2所示, 它包括時(shí)鐘發(fā)生器、4個(gè)定時(shí)計(jì)數(shù)模塊、發(fā)射脈沖發(fā)生模塊、采樣時(shí)序發(fā)生模塊、光電編碼計(jì)數(shù)模塊和中斷產(chǎn)生器, 可進(jìn)行閉環(huán)/開(kāi)環(huán)檢測(cè)。

                                                                 圖2 CPLD內(nèi)部結(jié)構(gòu)圖
2.3 高速板間設(shè)計(jì)的信號(hào)完整性問(wèn)題分析
          為了使該系統(tǒng)架構(gòu)具有可重構(gòu)性，筆者將該系統(tǒng)設(shè)計(jì)成多PCB結(jié)構(gòu)，以ARM作為主芯片的系統(tǒng)板作為主板，以CPLD為核心的擴(kuò)展板作為背板，由于這個(gè)系統(tǒng)為高速系統(tǒng)，這樣的設(shè)計(jì)必將帶來(lái)信號(hào)完整性問(wèn)題。其中最主要的是信號(hào)長(zhǎng)距離傳輸導(dǎo)致信號(hào)質(zhì)量下降和“地彈”現(xiàn)象的產(chǎn)生。
背板設(shè)計(jì)必將大大增加信號(hào)的傳輸距離，使得信號(hào)的質(zhì)量受到很大影響，筆者在設(shè)計(jì)中使用信號(hào)線上增加數(shù)據(jù)緩沖器進(jìn)行隔離和選擇源端電阻匹配等方式，很好的解決了信號(hào)的有效傳輸問(wèn)題。
我們根據(jù)實(shí)際情況建立如下地彈模型圖，如圖３所示。從圖3中可以看出在ARM芯片邏輯門迅速切換的時(shí)候，將引起很大的瞬態(tài)電流，由于兩板之間的電源連接線上的分布電感Lg的存在，將導(dǎo)致嚴(yán)重的“地彈”現(xiàn)象。根據(jù)地彈電壓
Ｖ＝Lg×dI/dt
可知，地彈電壓與電源連接線上的分布電感和瞬態(tài)電流的大小成正比。因此我們對(duì)兩板之間的電源連接方式作處理，增加回流導(dǎo)線的面積，盡量減小回流導(dǎo)線的長(zhǎng)度，使得回流路徑上電感盡量??；同時(shí)在信號(hào)線上增加抑制瞬態(tài)電流的電阻，試驗(yàn)結(jié)果表明這種設(shè)計(jì)較好地解決了電源的完整性問(wèn)題。

    圖3  地彈模型圖

3結(jié)束語(yǔ)
        本文介紹了一種基于ARM+CPLD 結(jié)構(gòu)的可重構(gòu)檢測(cè)平臺(tái)的設(shè)計(jì)方法, 并基于此方法開(kāi)發(fā)了一臺(tái)用于鋼板、鍛件和基樁等檢測(cè)的試驗(yàn)樣機(jī)。此方法以模塊化的方式將ARM及CPLD技術(shù)巧妙的結(jié)合起來(lái)，使基于此方法構(gòu)建的檢測(cè)儀器兼有ARM 和CPLD兩者的優(yōu)勢(shì)，實(shí)現(xiàn)了部分控制算法的硬件。與傳統(tǒng)的基于MCU 的檢測(cè)設(shè)備相比，具有實(shí)時(shí)性好檢測(cè)速度高、外圍器件少、兼容性和擴(kuò)展性好等諸多優(yōu)點(diǎn)；并具有硬件方案的可重構(gòu)性, 又更方便于客戶的應(yīng)用開(kāi)發(fā)，且成本低。經(jīng)現(xiàn)場(chǎng)實(shí)驗(yàn)驗(yàn)證，該檢測(cè)設(shè)備大大提高現(xiàn)場(chǎng)檢測(cè)的速度和智能化。由于該設(shè)計(jì)方案具有極其靈活的可重構(gòu)性，所以稍加修改擴(kuò)展就可應(yīng)用于其他檢測(cè)系統(tǒng)中去。

     本文作者創(chuàng)新點(diǎn): 提出了一種基于ARM+CPLD結(jié)構(gòu)的可重構(gòu)檢測(cè)系統(tǒng)的設(shè)計(jì)方法。并根據(jù)這一方法開(kāi)發(fā)了一款新型聲波檢測(cè)儀，提高了現(xiàn)場(chǎng)測(cè)試的自動(dòng)化程度。