123,123

格芯完成对芯片IP企业MIPS收购

8 月 15 日消息，格芯 GlobalFoundries (GF) 美国纽约州当地时间 14 日宣布已完成对 AI 和处理器 IP 供应商 MIPS 的收购。MIPS 预计将继续作为 GF 的独立业务运营，保持其许可模式。

發(fā)表于：2025/8/15

国内最大12英寸硅片厂西安奕材科创板IPO过会

8月14日晚间，根据上海证券交易所官网信息显示，西安奕斯伟材料科技股份有限公司（以下简称"西安奕材"）科创板IPO申请成功获得通过。

發(fā)表于：2025/8/15

日本电子特气大厂火灾影响半导体供应链

当地时间8月12日，关东电化工业株式会社（Kanto Denka Kogyo Co.，Ltd.）发布公告称，今年8月7日凌晨 4 时 40 分，其位于日本群马县涩川市的三氟化氮生产设施发生严重火灾，造成一名工人死亡，另一名工人受伤。火势于当日上午8时45分被完全扑灭。

發(fā)表于：2025/8/15

探索分布式仿真方法加速Chiplet系统级验证

随着人工智能（AI）和高性能计算领域对芯片算力需求的增长，Chiplet方案正日益受到行业重视。然而Multi-Die系统复杂性和规模的扩大导致仿真消耗服务器资源大、验证交付周期延长等。为解决这些问题，分析了传统的三步法和Socket验证方法，重点探索了Cadence分布式仿真方案，基于某实际Chiplet项目将系统级仿真任务分解成多个子Die并行执行的仿真实例，从服务器内存、跨服务器通信延迟、同步时间精准调控、信号连接开始时间及信号连接数量等多个方面探索了分布式仿真提效的措施，实现了超大规模Chiplet系统级RTL仿真和回归效率提升。

發(fā)表于：2025/8/14

XR芯片系统的EMU全场景AVIP快速迭代验证方案

随着XR领域的不断发展，市场对全功能和更高性能的复杂XR芯片系统需求越来越强烈。需求传导到芯片设计环节，呈现出芯片规模和复杂度增加的态势，给芯片验证收敛带来的挑战也同时不断增大。如何在投片前做到关键指标验证收敛，是每个芯片工程师和项目经理面对的难题。在XR芯片研发领域，为了解决这一难题，提出EMU全场景AVIP快速迭代验证方案，其中EMU设备采用Cadence Palladium Z2，AVIP在Cadence VIP的基础上，适配Palladium Z2 EMU环境，对接PCIe、MIPI、USB、UART等不同接口，并满足仿真加速、数据比对等需求。通过在XR芯片系统中EMU全场景AVIP快速迭代验证方案的应用，有效提升验证收敛效率，为芯片的成功交付做到了有力支撑。

發(fā)表于：2025/8/14

基于Cadence软件平台的分布式电源噪声仿真方法研究

为了缩短采用PowerSI提取电源S参数的建模时间，提高芯片内部功能模块电源仿真的精度，进一步识别敏感区域电源噪声，引入了一种基于封装电源的分布式建模及电源噪声实测点确定方法。用该方法研究了系统处理芯片内部功能模块的电源仿真，发现在时域电源仿真的噪声中，同一数据流流经功能近似的电源模块产生的电源噪声存在相似性。在此基础上，建立电源分布式模型，将功能近似的电源模块进行分组，并将分组后的封装电源S 参数模型和die内RC模型融入到电源时域噪声仿真中，然后根据仿真结果确定封装bump处敏感区域噪声实测点的位置。通过仿测对比发现，在噪声频域主频点对齐的条件下，噪声时域的仿测误差小于6%，验证了所提分布式仿真方法的有效性。

發(fā)表于：2025/8/14

基于Innovus COD的高效时钟树综合方法及应用

基于Cadence Innovus 时钟树综合与优化引擎COD，提出了一种对于spec文件优化精简的方案（auto_spec flow），该方案省去了工具自动生成的spec中冗余的内容，并根据各命令类型进行重新排序，方便用户进行spec文件的阅读与管理。此外auto_spec flow还考虑了时钟树综合中常见的问题，如DFT时钟对功能时钟的影响，以及generated_clock对主时钟的影响，分别添加了DFT时钟处理脚本，以及generated_clock自动识别处理功能。实验结果表明，auto_spec flow能够有效地提升工作效率，缩短时钟latency，提升时钟质量，并对芯片PPA的提升具有重要意义。

發(fā)表于：2025/8/14

SpaceX展示第三代星舰

8 月 14 日消息，SpaceX 公布了其未来星舰超重型助推器的新型格栅翼设计。星舰是目前正在开发的全球最大火箭，也是唯一一款被设计为能够被发射塔捕获的运载工具。SpaceX 表示，这些新型格栅翼将应用于下一代超重型助推器，并进行了多项升级以提升火箭性能。

發(fā)表于：2025/8/14

屹唐起诉美国半导体设备巨头应用材料

8月13日消息，今日晚间国内的半导体设备厂商屹唐股份发布公告，公司已向北京知识产权法院提起诉讼，目前案件已受理，尚未开庭审理诉讼的主要原因是应用材料公司（AMAT）非法获取并使用了公司的等离子体源及晶圆表面处理相关的核心技术秘密，并在中国境内以申请专利的方式披露了该技术秘密，构成侵犯商业秘密。

發(fā)表于：2025/8/14

全国首台国产商业电子束光刻机已进入应用测试

全国首台国产商业电子束光刻机“羲之”在杭州进入应用测试，其精度比肩国际主流设备，标志着量子芯片研发有了“中国刻刀”； “羲之”通过高能电子束在硅基上“手写”电路，精度达到0.6nm，线宽8nm，可灵活修改设计无须掩膜版，特别适合芯片研发初期的反复调试。

發(fā)表于：2025/8/14

消息称三星在美特斯拉专供2nm生产线2026H2投运

8 月 13 日消息，韩媒 the bell 当地时间 12 日援引业界消息报道称，三星电子在美国得克萨斯州泰勒市建设的“特斯拉专供”2nm 先进制程晶圆代工生产线将于 2026 年下半年正式投运，初期产量预计落在每月 1~1.5 万片 12 英寸晶圆水平。

發(fā)表于：2025/8/14

Voltus Insight AI 在高性能CPU核物理实现上的全流程应用

随着高性能计算芯片设计向先进工艺节点演进，芯片集成度的飞跃式增长使得晶体管密度突破每平方毫米数亿门级，导致电源分配网络（PDN）的金属线宽持续收窄，通孔电阻呈非线性上升，加上高密度逻辑单元在吉赫兹级时钟频率下的同步翻转行为，显著加剧了电压降（IR Drop）风险。基于Cadence Voltus Insight AI feature，提出了一种针对高性能CPU核的物理实现的全流程电压降优化方案，通过整合AI驱动的IR感知布局（IR-Aware Placement）、电源网络加强（reinforce_pg）及Watch Box修复技术，能够动态预测电源网格的电流分布热点，对高功耗逻辑单元进行摆放优化，实现IR 热点区域的提前预防和高效修复。结果表明，在相同条件下，不仅能节约时间，提高效率，电压降修复率也从过去的66%显著提升至96%，同时避免了时序（Timing）与设计规则（DRC）的恶化。

發(fā)表于：2025/8/13

Virtuoso Schematic Migration在模拟电路迁移中的应用

设计在不同工艺节点之间的迁移是每位IC设计师都非常关注的热点问题。为了帮助IC设计师解决这一问题，Cadence携手全球各大晶圆代工厂，开发出新的技术，以高效地将电路图迁移到新的节点，并使用更新的分析工具来确保获得最佳结果。Virtuoso Schematic Migration（VSM）是Virtuoso Studio IC23.1中基于Schematic XL的一个先进的电路迁移平台。可以帮助工程师快速地将自己的设计在不同工艺间进行迁移，以大幅度缩减电路设计周期，提高研发效率。该工具不仅支持多个library之前的协同迁移，同时也支持电路顶层的hierarchy迁移，在不同晶圆厂商工艺间迁移时也能自动解决器件pin错位的问题。

發(fā)表于：2025/8/13

使用SpectreX-GPU加速大规模高精度模拟电路的仿真验证

随着半导体先进工艺的发展，集成电路规模、复杂度不断增加，给电路仿真验证带来了极大的挑战。利用SpectreX-GPU加速电路仿真，极大地提升了先进工艺大规模高精度复杂电路的仿真验证效率，突破了该类设计的仿真验证瓶颈。SpectreX-GPU是Cadence Spectre平台一款新的全精度SPICE仿真引擎，将传统的基于CPU的电路仿真工具拓展至更大算力的CPU-GPU异构计算中，结合了GPU强大的并行计算能力与CPU的复杂运算能力，实现两种计算能力之间的高效调度和平衡，同时保持SpectreX仿真器的准确性。针对本公司不同类型的实际电路，利用SpectreX-GPU 仿真引擎和GPU进行仿真，与基于CPU的SpectreX相比，在不影响仿真精度的前提下，显著缩短了仿真时间，提高了验证效率和覆盖范围，帮助工程师在保证设计质量的前提下进一步缩短设计周期。

發(fā)表于：2025/8/13

三星电子2nm晶圆代工再收获一家AI芯片客户

8 月 13 日消息，韩国边缘 AI 芯片企业 DEEPX 当地时间今日宣布与三星晶圆代工与韩国芯片设计服务企业 GAONCHIPS 签署正式协议，三方将共同打造全球首款 2nm 端侧生成式 AI 芯片 DX-M2。

發(fā)表于：2025/8/13