久久国产香蕉一区精品蜜桃,国产真实半推半就视频,在线真人片免费

具有高傳輸比的“泵式”結(jié)構(gòu)矩陣變換器[電源技術(shù)][工業(yè)自動(dòng)化]

針對目前矩陣變換器電壓傳輸比多數(shù)只能達(dá)到0.866的問題，進(jìn)行了深入研究，設(shè)計(jì)了一種泵式矩陣變換器結(jié)構(gòu)，使電壓傳輸比任意可調(diào),并從機(jī)理上解決了矩陣式變換器的傳輸比低的問題。

發(fā)表于：8/14/2018

多臺(tái)逆變電源并聯(lián)冗余運(yùn)行控制系統(tǒng)的研制[電源技術(shù)][智能電網(wǎng)]

提出了一種分布式控制并聯(lián)方案實(shí)現(xiàn)多臺(tái)逆變電源并聯(lián)控制系統(tǒng),分析了逆變電源并聯(lián)運(yùn)行控制過程中的電壓和電流特性。試驗(yàn)運(yùn)行結(jié)果表明,各模塊均流效果好，控制策略可行，達(dá)到比較理想的并聯(lián)運(yùn)行控制效果。

發(fā)表于：8/14/2018

基于反饋迭代的雙帶功率放大器數(shù)字預(yù)失真[模擬設(shè)計(jì)][通信網(wǎng)絡(luò)]

為補(bǔ)償雙帶功率放大器中的非線性，提出了二維多項(xiàng)式模型并結(jié)合反饋迭代法建立數(shù)字預(yù)失真系統(tǒng)。相比于傳統(tǒng)的線性化技術(shù)，二維數(shù)字預(yù)失真方法降低了對數(shù)/模轉(zhuǎn)換器和模/數(shù)轉(zhuǎn)換器的要求。仿真結(jié)果表明，采用間隔頻率為100 MHz的兩路WCDMA信號(hào)同時(shí)驅(qū)動(dòng)功率放大器，二維多項(xiàng)式模型能夠更好地消除非線性失真，反饋迭代方法在求逆上更精確。

發(fā)表于：8/14/2018

三相光伏并網(wǎng)電流型PWM逆變器的研究[電源技術(shù)][智能電網(wǎng)]

基于三相電流型PWM逆變器裝置，將直接電流控制方法應(yīng)用于該逆變器中，設(shè)計(jì)了一套1 kW實(shí)驗(yàn)裝置。通過仿真分析和實(shí)驗(yàn)驗(yàn)證表明，該方法不僅實(shí)現(xiàn)了逆變器網(wǎng)側(cè)電流正弦化并與網(wǎng)側(cè)電壓同相位，而且實(shí)現(xiàn)了直流側(cè)電壓寬范圍調(diào)節(jié)，提高了系統(tǒng)動(dòng)態(tài)性能，更適合于光伏并網(wǎng)。

發(fā)表于：8/14/2018

一種基于混合任務(wù)集的高能效調(diào)度算法[嵌入式技術(shù)][工業(yè)自動(dòng)化]

動(dòng)態(tài)電源與頻率調(diào)整技術(shù)能夠幫助實(shí)時(shí)系統(tǒng)顯著減少能耗，之前的研究大多聚焦于基于周期性任務(wù)的線程調(diào)度算法, 卻很少考慮周期性與非周期性任務(wù)混合的模型。同時(shí)，盡管基于CPU利用率的DVS算法可以從系統(tǒng)級(jí)上減少能耗，但不能保證實(shí)時(shí)性。本文提出一種新的算法，它結(jié)合減慢因子的DVFS調(diào)度算法與系統(tǒng)級(jí)的DVS技術(shù)，融合PID控制器與自適應(yīng)的權(quán)衡策略為軟實(shí)時(shí)系統(tǒng)提供更好的能耗減少方法。該算法的能耗在服務(wù)器利用率低于25%的情況下比加州大學(xué)提出的算法下降了14.2％~25.9%，周期性任務(wù)超過時(shí)限率低于3％。

發(fā)表于：8/14/2018

基于ATmega128的球管電壓控制系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[嵌入式技術(shù)][醫(yī)療電子]

本設(shè)計(jì)利用ATMEL公司AVR系列ATmega128單片機(jī)的控制調(diào)頻電路來調(diào)制系統(tǒng)的工作頻率，實(shí)現(xiàn)對口腔CBCT系統(tǒng)X射線球管電壓的精確控制和調(diào)節(jié)，同時(shí)還實(shí)現(xiàn)了系統(tǒng)的人機(jī)交互、數(shù)據(jù)存儲(chǔ)和傳輸、數(shù)/模轉(zhuǎn)換、串口通信等功能。該控制電路硬件設(shè)計(jì)簡單可靠，易于實(shí)現(xiàn)；軟件開發(fā)方便靈活，實(shí)現(xiàn)了預(yù)期的功能。

發(fā)表于：8/14/2018

基于電力線載波通信技術(shù)的自動(dòng)抄表系統(tǒng)路由算法[通信與網(wǎng)絡(luò)][智能電網(wǎng)]

由于電力線信道環(huán)境的特殊性，使電力線載波抄表系統(tǒng)中存在著抄表距離有限、通信成功率不高等問題。針對此問題，介紹兩種路由算法——點(diǎn)名請求算法和數(shù)據(jù)收集算法，分別用于自動(dòng)抄表中實(shí)現(xiàn)監(jiān)控電表和例行抄讀業(yè)務(wù)。

發(fā)表于：8/14/2018

一種增益增強(qiáng)型套筒式運(yùn)算放大器的設(shè)計(jì)[模擬設(shè)計(jì)][工業(yè)自動(dòng)化]

設(shè)計(jì)了一種用于高速ADC中的全差分套筒式運(yùn)算放大器。從ADC的應(yīng)用指標(biāo)出發(fā)，確定了設(shè)計(jì)目標(biāo)，利用開關(guān)電容共模反饋、增益增強(qiáng)等技術(shù)實(shí)現(xiàn)了一個(gè)可用于12 bit精度、100 MHz采樣頻率的高速流水線(Pipelined)ADC中的運(yùn)算放大器?；赟MIC 0.13um，3.3 V工藝，Spectre仿真結(jié)果表明，該運(yùn)放可以達(dá)到105.8 dB的增益，單位增益帶寬達(dá)到983.6 MHz，而功耗僅為26.2 mW。運(yùn)放在4 ns的時(shí)間內(nèi)可以達(dá)到0.01%的建立精度，滿足系統(tǒng)設(shè)計(jì)要求。

發(fā)表于：8/14/2018

基于FPGA的數(shù)字三相鎖相環(huán)的優(yōu)化設(shè)計(jì)[可編程邏輯][工業(yè)自動(dòng)化]

數(shù)字三相鎖相環(huán)中含有大量乘法運(yùn)算和三角函數(shù)運(yùn)算，占用大量的硬件邏輯資源。為此，提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實(shí)現(xiàn)方案，利用乘法模塊復(fù)用和CORDIC算法實(shí)現(xiàn)三角函數(shù)運(yùn)算，并用Verilog HDL硬件描述語言對優(yōu)化前后的算法進(jìn)行了編碼實(shí)現(xiàn)。仿真和實(shí)驗(yàn)結(jié)果表明，優(yōu)化后的數(shù)字三相鎖相環(huán)大大節(jié)省了FPGA的資源，并能快速、準(zhǔn)確地鎖定相位，具有良好的性能。

發(fā)表于：8/14/2018

一種新的ISM頻段低噪聲放大器設(shè)計(jì)方法[模擬設(shè)計(jì)][通信網(wǎng)絡(luò)]

為解決ISM頻段低噪聲放大器降低失配與減小噪聲之間的矛盾，提出了一種改善放大器性能的設(shè)計(jì)方法。分析了單項(xiàng)參數(shù)的變化規(guī)律，提出了提高綜合性能的方法，給出了放大器封裝模型的電路結(jié)構(gòu)。對射頻放大器SP模型和封裝模型進(jìn)行仿真。仿真結(jié)果表明，輸入和輸出匹配網(wǎng)絡(luò)對放大器的性能有影響，所提出的設(shè)計(jì)方法能有效分配性能指標(biāo)，為改善ISM頻段低噪聲放大器的性能提出了一種新的途徑。

發(fā)表于：8/14/2018

基于DDS的低通濾波器設(shè)計(jì)與仿真[模擬設(shè)計(jì)][工業(yè)自動(dòng)化]

分析了幾種經(jīng)典濾波器特性，重點(diǎn)研究了DDS系統(tǒng)中低通濾波器的設(shè)計(jì)方法。根據(jù)DDS的結(jié)構(gòu)特點(diǎn)和輸出雜散頻譜特性，結(jié)合濾波器技術(shù)指標(biāo)使用了歸一化法完成了一個(gè)九階橢圓函數(shù)低通濾波器的設(shè)計(jì)，使其通帶截至頻率為120 MHz、通帶內(nèi)最大衰減為0.2 dB、在135 MHz處阻帶內(nèi)最小衰減為66 dB。通過Multisim10對其進(jìn)行仿真后可以得出，使用此種方法設(shè)計(jì)的低通濾波器過渡帶陡峭、幅頻特性仿真良好，并且能夠很好地滿足預(yù)期的技術(shù)指標(biāo)。

發(fā)表于：8/14/2018

基于FPGA的SDTV-HDTV轉(zhuǎn)換的研究與設(shè)計(jì)[可編程邏輯][通信網(wǎng)絡(luò)]

一種采用Altera CycloneⅢ FPGA將標(biāo)準(zhǔn)清晰度電視(SDTV)轉(zhuǎn)換成高清晰度電視(HDTV)的方法。用圖像插值技術(shù)，充分利用了原始圖像，實(shí)現(xiàn)視頻格式水平方向上行內(nèi)像素點(diǎn)的增加及垂直方向上行數(shù)的提升，滿足高清晰度電視格式的標(biāo)準(zhǔn)輸出。整個(gè)上變換模塊的復(fù)雜度低，易于硬件實(shí)現(xiàn)，完成了專用格式轉(zhuǎn)換芯片的功能，在工程應(yīng)用中有利于提高系統(tǒng)的集成度和靈活性。

發(fā)表于：8/14/2018

基于C8051F410的光電式引張線儀設(shè)計(jì)[測試測量][工業(yè)自動(dòng)化]

根據(jù)大壩變形監(jiān)測的實(shí)際需求，以C8051F410為硬件控制平臺(tái)，采用先進(jìn)的CCD技術(shù)，設(shè)計(jì)了用于大壩水平位移監(jiān)測的具有高精度自動(dòng)測量功能的引張線儀。重點(diǎn)闡述了檢測儀器的工作原理、硬件整體實(shí)現(xiàn)方案及軟件設(shè)計(jì)流程。測量結(jié)果表明該儀器具有很強(qiáng)的實(shí)用性。

發(fā)表于：8/14/2018

基于CompactPCI體系的高性能監(jiān)測測向處理平臺(tái)研究[嵌入式技術(shù)][工業(yè)自動(dòng)化]

提出一種新的高速并行采樣技術(shù)架構(gòu)以及基于可編程芯片技術(shù)和支持靈活配置的并行處理嵌入式硬件架構(gòu)。該平臺(tái)集多通道高速采集、大容量數(shù)據(jù)存儲(chǔ)、高性能DSP與大規(guī)模FPGA緊耦合實(shí)時(shí)處理等功能于一體，在綜合集成與應(yīng)用方面具有創(chuàng)新性，能夠保障對多模式、多速率、多頻段信號(hào)分析在信號(hào)層上頻域的寬闊全覆蓋和時(shí)域的連續(xù)性，同時(shí)又因其硬件上提供了豐富的資源裕量，因而可以滿足信息層上對多種標(biāo)準(zhǔn)和協(xié)議分析的需求及應(yīng)對其未來的演進(jìn)。

發(fā)表于：8/14/2018

VIPVS加速7 nm工藝模擬版圖設(shè)計(jì)[EDA與制造][工業(yè)自動(dòng)化]

在格芯基于7 nm技術(shù)研發(fā)高速Serdes IP過程中，版圖設(shè)計(jì)的復(fù)雜度日益增加。其中復(fù)雜DRC(Design Rule Check)驗(yàn)證和復(fù)雜MPT(Multi Patterning)方法為整個(gè)設(shè)計(jì)流程帶來新的挑戰(zhàn)。因此，一個(gè)能夠應(yīng)對這些挑戰(zhàn)的版圖設(shè)計(jì)流程非常重要，尤其是對EDA工具新功能的應(yīng)用，例如： Cadence Virtuoso Interactive Physical Verification System(VIPVS)工具。VIPVS能夠?qū)崿F(xiàn)實(shí)時(shí)sign-off 規(guī)格的DRC 驗(yàn)證，縮短版圖驗(yàn)證迭代過程，為多重圖案上色提供高效的方法。介紹格芯高速Serdes 版圖團(tuán)隊(duì)如何使用VIPVS(主要討論高效DRC驗(yàn)證和多重圖案上色功能)進(jìn)行基于格芯7 nm Finfet工藝的高速Serdes芯片版圖設(shè)計(jì)。

發(fā)表于：8/14/2018