文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.180945
中文引用格式： 張海華，呂玉菲，魯中軒. 基于CMOS-MEMS工藝的高深寬比體硅刻蝕方法的研究[J].電子技術(shù)應用，2018，44(10)：32-36，40.
英文引用格式： Zhang Haihua，Lv Yufei，Lu Zhongxuan. Etching technique of high aspect ratio silicon trenches based on CMOS-MEMS process[J]. Application of Electronic Technique，2018，44(10)：32-36，40.
0 引言
近年來，隨著軍事、通信、汽車電子、航空航天工業(yè)、醫(yī)療和其他消費品等領(lǐng)域?qū)鞲衅魈岢隽烁喔叩男枨螅C電系統(tǒng)(MEMS)傳感器憑借成本低、體積小、功耗低和發(fā)展多樣等優(yōu)勢成為研究熱點。進而在MEMS傳感器設計制造和微電子封裝過程中，刻蝕工藝成為了MEMS傳感器加工的關(guān)鍵工藝，直接決定高精度、小體積、高集成度的傳感器和傳感器陣列設計制造的成敗。其中，深硅刻蝕工藝在微電子封裝中已被提出，即在硅圓片上制作出許多垂直互連深孔來實現(xiàn)不同芯片之間的電互連，硅深孔刻蝕工藝是MEMS加工領(lǐng)域一個重要技術(shù)。
在硅片上形成高深寬比溝槽或孔并具有垂直側(cè)壁結(jié)構(gòu)是現(xiàn)在先進MEMS器件或3D TSV封裝常見工藝步驟。Bosch工藝是目前最常用的獲得高深寬比刻蝕的方法。由于該工藝循環(huán)地進行刻蝕而且鈍化交替加工來提高刻蝕的選擇性，因此刻蝕的側(cè)壁會出現(xiàn)鋸齒狀表面。對于TSV封裝來說鋸齒狀表面影響不大，但是在MEMS器件陣列中用于制作支撐結(jié)構(gòu)和隔離結(jié)構(gòu)的深硅刻蝕來說，鋸齒尖角形貌對于亞微米的微細結(jié)構(gòu)性能影響已成為不可忽略的因素。
在MEMS器件加工過程中，想要得到高深寬比的硅槽，本文擬采用RIE、Bosch工藝以及RIE和Bosch工藝結(jié)合的方法獲得槽側(cè)壁非常光滑的深槽形貌。
1 實驗與分析
在一種MEMS傳感器陣列中，采用CMOS兼容工藝進行制備，但是普通的CMOS工藝不能滿足器件結(jié)構(gòu)體微加工的工藝要求，因此需要基于CMOS工藝進行部分MEMS工藝的開發(fā)。首先，隔離深槽作為器件隔離結(jié)構(gòu)中最重要的一部分，其深寬比的設計要求為25/0.8，刻蝕的開口尺寸要求為0.8 μm，可填充深度大于25 μm，并且對側(cè)壁光滑度和開口處形貌有較高的要求。
1.1 RIE單步工藝刻蝕方法
對于深寬比為25 μm/0.8 μm的深槽，最開始采用單步工藝的方法進行開發(fā)。對于單步工藝方法，即采用RIE單晶硅刻蝕方法，分為3個步驟：第一步是預刻蝕，用于去除自然氧化層和表面污染物來獲得均勻的刻蝕，減少微掩蔽層污染物帶來的表面缺陷；第二步是主刻蝕，使用氣體SF6/O2進行硅刻蝕；第三步是過刻蝕，用于去除刻蝕殘留物。
為了實現(xiàn)高深寬比圖形刻蝕，要降低工作壓力和溫度，以增加分子和離子的平均自由程，從而有效減少影響圖形剖面控制的碰撞。主刻時間200 s后，刻蝕深度為6.677 μm，開口尺寸為0.675 μm，剩余硬掩膜厚度為942 nm，如圖1(a)所示。此時可以通過增加刻蝕時間來繼續(xù)增加刻蝕深度，增加刻蝕時間為550 s，刻蝕深度為17.6 μm，開口尺寸為0.813 μm，剩余硬掩膜厚度為317 nm，如圖1(b)所示，估算硅/氧化硅的刻蝕選擇比約為16:1。當刻蝕時間增加到800 s時，硬掩膜已經(jīng)完全損失，導致無掩膜的全區(qū)域刻蝕，如圖1(c)所示。
為了解決硬掩膜厚度不足引起無掩膜刻蝕的問題，將硬掩膜厚度增加至2.2 μm，并設定刻蝕時間為900 s，其深度雖然基本達到了器件要求的深度，但是由于刻蝕基已經(jīng)難以進入高深寬比的槽中并使刻蝕生成物從槽中出來，刻蝕速率降低并實際停止于圖形底部，開口處由于離子轟擊的作用而出現(xiàn)缺陷，開口尺寸達到1.386 μm，如圖1(d)所示，因此不能夠運用到器件中。
1.2 Bosch工藝刻蝕方法
由上節(jié)實驗可知，RIE方法的刻蝕線條（開口尺寸）控制得很好，但是深度有限，對氧化硅掩膜的選擇比很低，針對增加刻蝕深度的要求，采用Bosch工藝進行深刻蝕。Bosch工藝是一種深反應離子刻蝕（DRIE）方法，它采用高濃度的等離子體源，其工藝方法為刻蝕與聚合物屏蔽沉積不斷交替，可以取得深寬比很高的刻蝕形貌，甚至可用于硅穿孔（TSV）的技術(shù)，且Bosch工藝對硅/氧化硅的選擇比較高，刻蝕速率較快。在實驗中采用SF6作為刻蝕反應氣體，在等離子體中產(chǎn)生SxFy離子和F活性自由基，離子在電場作用下幾乎垂直加速進入襯底，首先將溝槽底部鈍化層打穿，而側(cè)壁尚留有鈍化膜，此時F自由基與硅反應。經(jīng)過短暫的刻蝕之后，就開始鈍化層的聚合，使用C4F8作為聚合階段的反應氣體。C4F8在等離子體中產(chǎn)生CF2活性自由基，在溝槽側(cè)壁與底部沉積形成鈍化層，由于自由基是電中性，不受電場作用，沒有方向性，因此聚合物在溝槽底部和側(cè)壁都是均勻分布的。然后重復刻蝕步驟，這樣交替進行，實現(xiàn)深刻蝕。
在進行Bosch工藝深槽刻蝕的實驗中，探索了刻蝕與聚合交替時間和循環(huán)次數(shù)、腔體工作壓力、源射頻功率、偏置射頻功率以及C4F8/SF6氣體流量等因素對刻蝕形貌的影響，并且對比了帶光刻膠掩膜與不帶膠掩膜的實驗結(jié)果。
首先考慮用一步Bosch工藝完成刻蝕，即沉積步DS(Deposition Step)和刻蝕步ES(Etching Step)都只有一種控制條件，其刻蝕結(jié)果如圖2所示，其刻蝕深度到19.2 μm時，底部已經(jīng)成為錐形，很難往下刻蝕，而且此時開口寬度已經(jīng)為943 nm，調(diào)節(jié)刻蝕條件的窗口很小，若減小聚合的沉積，就會犧牲開口尺寸。因此在實驗中采用了兩步Bosch工藝完成深槽的刻蝕，第一步工藝實現(xiàn)溝槽上部的刻蝕，主要是要最大程度上保證開口尺寸的控制；第二步改變控制條件，適當減少聚合物或者加大刻蝕量來實現(xiàn)深度刻蝕，并保證側(cè)壁形貌。
為了減小深槽的開口尺寸，對第一步Bosch工藝的刻蝕條件進行探索和驗證。C4F8作為沉積物的供給氣體，其流量的變化對沉積步的影響非常大，且其流量的大小是相對圖形負載而言的，流量不足會使橫向鈍化層過薄，刻蝕時保護不足，造成開口尺寸的損失，如果流量過大會造成底部鈍化層過厚，刻蝕步很難移除聚合物，造成刻蝕速率成倍數(shù)下降甚至出現(xiàn)刻蝕停止的情況。實驗中改變C4F8流量來探索其對開口尺寸的影響，如圖3所示，圖3(b)的沉積步C4F8流量比圖3(a)增加了30%，開口尺寸由1.8 μm縮至1.24 μm，變化非常明顯。
SF6是提供刻蝕離子SxFy的主要氣體，其流量的大小也是相對圖形負載來說的，SxFy的濃度變化直接影響刻蝕步的速率，即如果SxFy的濃度過大會使各向同性刻蝕效果明顯，即橫向腐蝕會有所增加，對硅/氧化硅的刻蝕選擇比下降，但整體的刻蝕速率會加快。圖3(d)的刻蝕步中SxFy的濃度比圖3(c)減少了約30%，開口尺寸由1.15 μm縮至0.98 μm，變化也較為明顯。
刻蝕步與沉積步的循環(huán)時間也是影響深槽線寬和刻蝕速率的重要因素之一。減小刻蝕步時間，理論上刻蝕時間縮短，單循環(huán)內(nèi)各向同性刻蝕半徑減小，深槽寬度也就得到控制。由于刻蝕步時間的減小，鈍化層的厚度也需要相應減小，來配合更加快速的循環(huán)。圖3(e)的DS和ES時間分別為1.2 s和1.5 s，圖3(f)的DS和ES時間分別為1 s和1 s，對比兩圖SEM圖片可見，單循環(huán)的刻蝕深度由362 nm減小至184 nm，開口尺寸由0.839 μm減小到0.804 μm，槽寬變化并不是很大，實驗結(jié)果與理論預估結(jié)果一致。
實驗中，DS中并不只有C4F8，ES中也并不只有SF6，在主導氣體中都會摻有少量的對方氣體。如DS中摻雜的少量SF6，在偏置電場很小的時候幾乎不起作用，但是如果DS偏置電場增強，少量的SF6就會發(fā)揮刻蝕作用，圖3(g)是在圖3(d)的基礎(chǔ)上增大DS偏置電場，少量SF6在DS的刻蝕作用也會使深槽寬度發(fā)生很大的變化，實驗結(jié)果顯示DS偏置功率增大1.5倍，槽寬增大0.3 μm。注意到圖3(g)頂部出現(xiàn)Notching現(xiàn)象，這種現(xiàn)象一般發(fā)生在溝槽的開口處而非中間位置，至今沒有較好的解決方法，只能通過降低偏置功率、增加鈍化氣體流量和鈍化時間來緩解。
由以上實驗對比，圖3(e)和圖3(f)是最優(yōu)化的第一步Bosch工藝的實驗結(jié)果，可用于進一步開發(fā)。由于圖3(e)和圖3(f)的開口尺寸差別不大，但是過快的DS與ES交替頻率會造成DS聚合物沉淀不完全、不均勻，溝槽側(cè)壁出現(xiàn)刻蝕損傷，如圖3(h)方框內(nèi)所示，圖3(h)為圖3(f)的中部形貌圖，因此選擇在圖3(e)的刻蝕條件上進行進一步的工藝調(diào)整。在第一步Bosch工藝中為了保證開口尺寸盡量降低了刻蝕步ES的偏置電場，即減小物理轟擊能量，導致刻蝕速率減慢和刻蝕深度有限，因此在完成控制開口尺寸的第一步Bosch工藝后，可以改變刻蝕條件，加深溝槽深度，加快刻蝕速率等。在第二步Bosch工藝的探索過程中，第一步Bosch工藝采用圖3(e)的條件，刻蝕循環(huán)次數(shù)為40 cycles。
改變刻蝕循環(huán)次數(shù)對刻蝕深度影響較大，如圖4(a)和圖4(b)所示，刻蝕時間增加20 cycles，深槽深度由22.3 μm增加到26.5 μm，但是溝槽寬度平均增大120 nm。圖4(c)為在圖4(b)的基礎(chǔ)上沉積步中增加20%的C4F8流量的刻蝕結(jié)果，可見在減小深槽尺寸的同時，深槽的刻蝕深度也變小了，對比圖4(a)，圖4(c)的優(yōu)點在于深槽底部尺寸有減小的趨勢。以上實驗都是在有光刻膠做掩膜的情況下進行的。光刻膠是有機物，在刻蝕過程中也會產(chǎn)生聚合物，與C4F8的產(chǎn)物一樣具有鈍化作用，實驗中為了驗證光刻膠掩膜在深刻蝕中的影響，做了一組去膠后刻蝕的對比實驗，如圖4(c)~圖4(f)所示。對比發(fā)現(xiàn)去膠后刻蝕深度由23.8 μm增加到27.7 μm，深槽寬度均勻增大，均值約為160 nm，而由頂部放大照片可見，深槽的開口尺寸變化不大，且氧化硅硬掩膜的剩余厚度足夠厚，硅/氧化硅的刻蝕選擇比為40:1，因此可以采用去膠后刻蝕的方法。
在第一步Bosch工藝中論證了沉積步(DS)中激活少量存在的SF6會使溝槽變寬并出現(xiàn)嚴重的Notching現(xiàn)象，而在第二步Bosch中要驗證的是刻蝕步（ES）中增加C4F8的流量對深槽形貌的影響，圖5(a)、圖5(b)和圖5(c)、圖5(d)分別是在圖4(e)、圖4(f)的基礎(chǔ)上增加10%和30% C4F8流量的實驗結(jié)果，對比發(fā)現(xiàn)，增加C4F8后溝槽深度變淺，寬度稍有變窄，但是開口尺寸基本不變，因此改變該參數(shù)對整體刻蝕影響不大。
在Bosch工藝參數(shù)確定過程中，在圖4(e)、圖4(f)的基礎(chǔ)上，減小偏置射頻功率來優(yōu)化菜單，偏置射頻功率減小10%和30%時，深度分別由27.7 μm減小為27.3 μm和24.2 μm，深槽寬度也減小，但主要體現(xiàn)在底部收緊的趨勢，如圖6所示，而由圖6(b)和圖6(d)頂部放大照片可見，開口尺寸基本不變，硅/氧化硅的刻蝕選擇比基本穩(wěn)定。
經(jīng)過優(yōu)化實驗，選擇圖4(e)和圖4(f)的實驗結(jié)果進行下面的流程，包括氧化層硬掩膜的去除和深槽的填充與回刻。經(jīng)過初步實驗發(fā)現(xiàn)：第一，在刻蝕硬掩膜的過程中會造成深槽開口線寬損失，由圖7(b)可見，線寬增大為1.18 μm。這是因為在刻蝕硬掩膜的過程中，采用RIE方法，深槽轉(zhuǎn)角處受到的物理轟擊更強烈，所以開口處被打開；另一個原因是硬掩膜刻蝕中產(chǎn)生的聚合物會沉淀在深槽側(cè)壁上，如圖7(a)所示，厚度高達40 nm，去除深槽內(nèi)聚合物時，采用的清洗方法是將DHF和O3吹入槽內(nèi)，O3氧化側(cè)壁的硅，使其變?yōu)镾iO2，然后DHF就可以將SiO2和聚合物一起漂掉，該工藝造成的側(cè)壁硅損失約10 nm。第二，深槽刻蝕頂部螺紋的存在會造成頂部填充空隙，在非晶硅回刻時可能造成槽內(nèi)填充物的損失，如圖7(b)所示。
1.3 兩種工藝結(jié)合刻蝕
為了進一步改善深槽開口尺寸和螺紋形貌，采用了RIE刻蝕方法與Bosch工藝結(jié)合的方法刻蝕，這種方法不僅可以縮小開口尺寸，而且可以通過Bosch工藝增大溝槽深度，如圖8(a)~圖8(c)所示，由SEM照片可知，槽深可以達到26.8 μm，深槽的槽寬非常均勻且側(cè)壁光滑，在刻蝕完硬掩膜之后，開口最寬處只有0.8 μm，槽的深寬比可以達到35:1，圖8(c)顯示了RIE刻蝕工藝與Bosch工藝銜接處的側(cè)壁形貌，有螺紋存在，但對深槽的功能無影響。圖8(d)是在圖8(b)的基礎(chǔ)上進行Liner氧化、HARP填充和非晶硅填充的步驟，再回刻非晶硅和HARP氧化硅的實驗結(jié)果，可見其最終開口為0.937 μm，槽上部填充結(jié)果致密，可最終應用于器件中。
2 結(jié)論
基于以上RIE單步工藝刻蝕方法、Bosch工藝刻蝕方法及RIE和Bosch工藝結(jié)合刻蝕方法的實驗研究，最終通過RIE和Bosch工藝結(jié)合的刻蝕方法得到了高深寬比（開口<1 μm）的側(cè)壁形貌理想的體硅深槽。該方法可以有效地消除深槽開口處及頂部一定高度上引起的鋸齒形貌，弱化了刻蝕底切(undercut)現(xiàn)象，進而有效地提高了器件的可靠性，而且，該深槽經(jīng)過Liner氧化、HARP填充和非晶硅填充，以及再回刻非晶硅和HARP氧化硅的步驟，可最終應用于MEMS傳感器陣列中。
參考文獻
[1] TAKAMURO D，MAEGAWA T，SUGINO T，et al.Development of new SOI diode structure for beyond 17 μm pixel pitch SOI diode uncooled IRFPAs[C].Proceedings of SPIE-The International Society for Optical Engineering，2011，8012(19)：1779-1781.
[2] BRAND O，F(xiàn)EDDER G K.Advanced micro and nanosystems.Vol.2.CMOS-MEMS[M].Weinheim：WILEY-VCH Verlag GmbH & Co. KGaA，2005.
[3] QUIRK M，SERDA J.半導體制造技術(shù)[M].北京：電子工業(yè)出版社，2011.
[4] 劉恩科，朱秉升，羅晉生.半導體物理學[M].北京：國防工業(yè)出版社，2012.
[5] SENTURIA S D.微系統(tǒng)設計[M].劉譯文，王曉紅，黃慶安，等，譯.北京：電子工業(yè)出版社，2004.
作者信息:
張海華1，呂玉菲2，魯中軒1
（1.北京空間飛行器總體設計部，北京100094；2.北京航天時代激光導航技術(shù)有限公司，北京100094）