123,123,123

頭條

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)

為了滿(mǎn)足機(jī)載顯示器畫(huà)面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號(hào)轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號(hào)轉(zhuǎn)換為RGB數(shù)字視頻信號(hào)，并且與數(shù)字圖像信號(hào)疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿(mǎn)足機(jī)載顯示器畫(huà)面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價(jià)值。

速記：Altera 28-nm Stratix V FPGA和HardCopy V ASIC 為帶寬而打造

由工業(yè)和信息化部指導(dǎo)，西安市科學(xué)技術(shù)局、西安市集成電路產(chǎn)業(yè)發(fā)展中心和中國(guó)電子報(bào)社主辦，陜西省半導(dǎo)體行業(yè)協(xié)會(huì)、西安軟件園發(fā)展中心和西安地區(qū)科技交流中心協(xié)辦的2010年(第二屆)中國(guó)FPGA產(chǎn)業(yè)發(fā)展論壇于8月31日在西安市隆重舉行。本次論壇的主題是可編程技術(shù)加速中國(guó)

發(fā)表于：9/21/2010

全球半導(dǎo)體產(chǎn)業(yè)發(fā)展演變研究

集成電路產(chǎn)業(yè)是目前世界上發(fā)展最快、最具影響力的產(chǎn)業(yè)之一，集成電路產(chǎn)業(yè)本身經(jīng)歷了幾十年的不斷的發(fā)展與演變，從最初的以“全能型”企業(yè)為主體的產(chǎn)業(yè)結(jié)構(gòu)轉(zhuǎn)變?yōu)楫a(chǎn)業(yè)集群與專(zhuān)業(yè)垂直分工越來(lái)越清晰的產(chǎn)業(yè)結(jié)構(gòu)，這也是從綜合發(fā)展模式向?qū)I(yè)發(fā)展模式的演變，這種產(chǎn)業(yè)結(jié)構(gòu)的變化是為了適應(yīng)激烈的競(jìng)爭(zhēng)、實(shí)現(xiàn)最大價(jià)值的內(nèi)在要求。

發(fā)表于：9/21/2010

賽普拉斯為PSoC 3 和 PSoC 5架構(gòu)加入新的可編程外設(shè)

賽普拉斯日前宣布，其為PSoC 3 和 PSoC 5可編程片上系統(tǒng)系列產(chǎn)品服務(wù)的革命性的PSoC Creator集成開(kāi)發(fā)環(huán)境（IDE）具有了新功能。PSoC Creator現(xiàn)在可以支持增強(qiáng)的低功耗設(shè)計(jì)技術(shù)，新的LCD設(shè)計(jì)能力，以及更快、更便捷的CapSense電容感應(yīng)設(shè)計(jì)。

發(fā)表于：9/21/2010

基于FPGA與SRAM的大容量數(shù)據(jù)存儲(chǔ)的設(shè)計(jì)

1 前言　針對(duì)FPGA中內(nèi)部BlockRAM有限的缺點(diǎn)，提出了將FPGA與外部SRAM相結(jié)合來(lái)改進(jìn)設(shè)計(jì)的方法，并給出了部分VHDL程序?！　? 硬件設(shè)計(jì)　　這里將主要討論以Xilinx公司的FPGA(XC2S600E-6fg456)和ISSI公司的SRAM(IS61LV25616AL)為主要器件來(lái)完成大容量數(shù)據(jù)存儲(chǔ)的設(shè)計(jì)思路?！　PGA即現(xiàn)場(chǎng)可編程門(mén)陣列,其結(jié)構(gòu)與傳統(tǒng)的門(mén)陣列相似,大量的可編程邏輯塊( CLB , Configurable Logic Block ) 在芯片中央按矩陣排列,芯片四周為可編程輸入/輸出塊( IOB , Input / Output Block),CLB行列之間及CLB和IOB之間具有可編程的互連資源(ICR,InterConnectResource)。CLB、IOB和ICR都由分布在芯片中的SRAM靜態(tài)存儲(chǔ)單元控制,SRAM中的數(shù)據(jù)決定FPGA的功能,這些數(shù)據(jù)可以在系統(tǒng)加電時(shí)自動(dòng)或由命令控制從外部存儲(chǔ)器裝入。　　在進(jìn)行數(shù)據(jù)存儲(chǔ)時(shí)，可直接將數(shù)據(jù)寫(xiě)入FPGA內(nèi)部的BlockRAM中，在一定程度上減少了FPGA的資源分配。但FPGA內(nèi)部自帶的RAM塊畢竟是有限的，當(dāng)需進(jìn)行大容量數(shù)據(jù)存

發(fā)表于：9/16/2010

Actel FPGA現(xiàn)可配合加密內(nèi)核對(duì)抗DPA攻擊

愛(ài)特公司(Actel Corporation) 宣布其多種FPGA產(chǎn)品現(xiàn)可搭配使用加密內(nèi)核，對(duì)抗差分功率分析(differential power analysis, DPA)攻擊。采用SmartFusion?、Fusion、ProASIC®3和 IGLOO®的設(shè)計(jì)人員現(xiàn)可通過(guò)使用IP Cores公司(IP Cores, Inc.)的AES、GCM或ECC IP內(nèi)核，保護(hù)其密鑰不受DPA攻擊。IP Cores是專(zhuān)業(yè)提供主要用于安全和加密領(lǐng)域的半導(dǎo)體用IP內(nèi)核的供應(yīng)商，而這些內(nèi)核則是首次商業(yè)化地用于FPGA的抗DPA攻擊加密內(nèi)核。

發(fā)表于：9/16/2010

基于FPGA的恒溫晶振頻率校準(zhǔn)系統(tǒng)的設(shè)計(jì)

為滿(mǎn)足三維大地電磁勘探技術(shù)對(duì)多個(gè)采集站的同步需求，基于FPGA設(shè)計(jì)了一種晶振頻率校準(zhǔn)系統(tǒng)。系統(tǒng)可以調(diào)節(jié)各采集站的恒溫壓控晶體振蕩器同步于GPS，從而使晶振能夠輸出高準(zhǔn)確度和穩(wěn)定度的同步信號(hào)。系統(tǒng)中使用FPGA設(shè)計(jì)了高分辨率的時(shí)間間隔測(cè)量單元，達(dá)到0.121 ns的測(cè)量分辨率，能對(duì)晶振分頻信號(hào)與GPS秒脈沖信號(hào)的時(shí)間間隔進(jìn)行高精度測(cè)量，縮短了頻率校準(zhǔn)時(shí)間。同時(shí)在FPGA內(nèi)部使用PicoBlaze嵌入式軟核處理器監(jiān)控系統(tǒng)狀態(tài)，并配合滑動(dòng)平均濾波法對(duì)測(cè)量得到的時(shí)間間隔數(shù)據(jù)實(shí)時(shí)處理，有效地抑制了GPS秒脈沖波動(dòng)對(duì)頻率校準(zhǔn)的影響。

發(fā)表于：9/14/2010

基于SoPC的低應(yīng)變反射波檢測(cè)系統(tǒng)

提出了一種基于核心處理單元為Altera NiosⅡ的SoPC的智能低應(yīng)變反射波檢測(cè)系統(tǒng)。介紹了低應(yīng)變反射波檢測(cè)法，探討了系統(tǒng)具體的軟硬件設(shè)計(jì)。系統(tǒng)的主要目的是使復(fù)雜電子系統(tǒng)可在單塊FPGA上實(shí)現(xiàn)，該系統(tǒng)在基樁完整性檢測(cè)中具有廣闊的應(yīng)用前景，并能通過(guò)適當(dāng)改進(jìn)，應(yīng)用于其他工程檢測(cè)中。

發(fā)表于：9/13/2010

基于FPGA的?？臻g管理器的研究和設(shè)計(jì)

提出了一種將堆棧空間劃分為任務(wù)棧和中斷嵌套棧的設(shè)計(jì)結(jié)構(gòu)，使堆棧空間最小化。采用VHDL硬件語(yǔ)言，在FPGA設(shè)備上模擬實(shí)現(xiàn)了具有自動(dòng)檢驗(yàn)功能的?？臻g管理器。棧空間管理器由不同功能的邏輯模塊組成，主要闡述了狀態(tài)控制邏輯模塊和地址產(chǎn)生邏輯模塊的設(shè)計(jì)方法。

發(fā)表于：9/10/2010

基于PXI的高速數(shù)字化儀模塊

設(shè)計(jì)了一種基于PXI接口、雙通道12位、采樣速率250 Msps的高速數(shù)字化儀模塊，給出該系統(tǒng)的工作原理、設(shè)計(jì)思想和實(shí)現(xiàn)方案，系統(tǒng)采用雙通道A／D轉(zhuǎn)換器進(jìn)行采樣，使用高性能FPGA器件進(jìn)行通道控制、數(shù)據(jù)處理和接口設(shè)計(jì)，具有功能強(qiáng)大的前端調(diào)理電路，可以選擇匹配阻抗和耦合方式、具有增益自動(dòng)調(diào)整功能，滿(mǎn)足大范圍信號(hào)的測(cè)量要求。從硬件和軟件兩個(gè)方面對(duì)高速數(shù)據(jù)采集、傳輸和存儲(chǔ)的關(guān)鍵問(wèn)題進(jìn)行了深入探討。該數(shù)字化儀模塊可方便的與其他PXI儀器組成測(cè)試系統(tǒng)，實(shí)現(xiàn)對(duì)信號(hào)的高速采樣和長(zhǎng)時(shí)間記錄。

發(fā)表于：9/10/2010

H.264/AVC中CAVLC編碼器的硬件設(shè)計(jì)與實(shí)現(xiàn)

設(shè)計(jì)了一種H.264標(biāo)準(zhǔn)的CAVLC編碼器，對(duì)原有軟件流程進(jìn)行部分改進(jìn)，提出了并行處理各編碼子模塊的算法結(jié)構(gòu)。重點(diǎn)對(duì)非零系數(shù)級(jí)（level）編碼模塊進(jìn)行優(yōu)化，采用并行處理和流水線相結(jié)合的結(jié)構(gòu)，減少了cavlc編碼的時(shí)鐘周期，提供了穩(wěn)定吞吐量。采用Xilinx公司VirtexⅡ系列的xc2v250 FPGA進(jìn)行實(shí)現(xiàn)驗(yàn)證，最高時(shí)鐘頻率可達(dá)158.1 MHz，可滿(mǎn)足實(shí)時(shí)編碼H.264高清視頻要求。

發(fā)表于：9/10/2010