四虎国产精品永久在线无码,男人午夜影院,4399在线播放

頭條

銀湖資本完成對Altera的51%股權(quán)收購

北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術領導者 Altera 宣布，全球技術投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權(quán)的收購，該股權(quán)原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。

GLOBALFOUNDRIES與SVTC合作，加速推動微機電系統(tǒng)(MEMS)晶圓量產(chǎn)

GLOBALFOUNDRIES今天宣布與SVTC 技術公司結(jié)成戰(zhàn)略聯(lián)盟，加速進行微機電系統(tǒng)(MEMS)的量產(chǎn)制造。這項合作著重于技術開發(fā)合作，將有助GLOBALFOUNDRIES達成目標，成為MEMS晶圓廠的領導者。

發(fā)表于：10/13/2010

Altera通過Qsys啟動嵌入式計劃

為加速實現(xiàn)嵌入式系統(tǒng)中可編程邏輯與處理器的集成，Altera公司(NASDAQ: ALTR)今天發(fā)布其嵌入式計劃。通過這一計劃，Altera為設計人員提供了基于Quartus® II開發(fā)軟件的單一FPGA設計流程——包括新的Qsys系統(tǒng)級集成工具、公用FPGA知識產(chǎn)權(quán)(IP)庫，以及新的ARM® Cortex?-A9 MPCore?和MIPS®技術公司MIPS32嵌入式處理器產(chǎn)品等。利用這一設計流程，嵌入式設計人員能夠迅速方便的面向Altera Nios® II、基于ARM和MIPS的嵌入式處理器以及最近發(fā)布的可配置Intel® Atom?處理器開始設計。Qsys系統(tǒng)級集成工具利用了業(yè)界首創(chuàng)的FPGA優(yōu)化芯片網(wǎng)絡技術來支持多種業(yè)界標準IP協(xié)議，提高了結(jié)果質(zhì)量，具有很高的效能。

發(fā)表于：10/13/2010

賽靈思推出ISE12.3設計套件引入AMBA 4 AXI4 IP 核，增強PlanAhead 設計與分析控制臺，并進一步優(yōu)化功耗

全球可編程平臺領導廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）宣布推出 ISE® 12.3設計套件，這標志著這個FPGA 行業(yè)領導者針對片上系統(tǒng)設計的互聯(lián)功能模塊，開始推出滿足AMBA® 4 AXI4 規(guī)范的IP核，以及用于提高生產(chǎn)力的 PlanAhead? 設計和分析控制臺，同時還推出了用于降低了Spartan®-6 FPGA 設計動態(tài)功耗的智能時鐘門控技術。　

發(fā)表于：10/13/2010

基于PCI Express總線的高速數(shù)據(jù)傳輸卡設計與實現(xiàn)

通過設計PCI Express高速數(shù)據(jù)傳輸卡實現(xiàn)了地面控制臺與計算機之間的高速數(shù)據(jù)傳輸。高速數(shù)據(jù)傳輸卡采用PLX公司的接口芯片PEX8311來實現(xiàn)PCI Express總線的接口邏輯，數(shù)據(jù)傳輸采用DMA方式，通過對信號源的自檢驗證了傳輸卡能夠?qū)崟r無誤地傳輸數(shù)據(jù)。在硬件設計部分，主要對差分傳輸、PCI Express接口電路和FPGA邏輯控制模塊進行了描述和設計。

發(fā)表于：10/12/2010

萊迪思新一代“Power Manager”改變了電路板的電源與數(shù)字化管理

萊迪思半導體公司（NASDAQ: LSCC）今天宣布推出其第三代混合信號器件，Platform Manager?系列。通過整合可編程模擬電路和邏輯，以支持許多常見的功能，如電源管理、數(shù)字內(nèi)部處理和粘合邏輯，可編程Platform Manager能夠大大簡化電路板管理的設計。通過整合這些支持的功能，與傳統(tǒng)方法相比，Platform Manager器件不僅可以降低這些功能的成本，而且還可以提高系統(tǒng)的可靠性，并提供很高的設計靈活性，最大限度地減少了電路板返工的風險。

發(fā)表于：10/12/2010

一種新型SoPC自動指紋識別系統(tǒng)設計

設計了一種基于SoPC的新型結(jié)構(gòu)的自動指紋識別系統(tǒng)。通過對指紋處理整體流程的選擇和優(yōu)化，將耗時較多的指紋預處理部分整體硬件化，耗時較少的匹配部分軟件化，使得系統(tǒng)處理速度有了顯著提高，1.5 s內(nèi)可以完成一幅指紋圖像的預處理，3 s內(nèi)可以完成一幅指紋圖像的比對。使用Quartus II軟件完成了系統(tǒng)模塊設計及仿真，使用Nios II IDE軟件完成了軟件代碼的實現(xiàn)，并在以Altera 公司的Cyclone II FPGA芯片為核心的DE2開發(fā)板上實現(xiàn)了整個系統(tǒng)。

發(fā)表于：10/12/2010

基于高效信道化的偵察接收機設計與實現(xiàn)

為了解決電子偵察接收機中同時到達信號的接收問題，從傳統(tǒng)的低通濾波器結(jié)構(gòu)出發(fā)，給出了一種無盲區(qū)高效數(shù)字信道化接收模型。信道化之后進行瞬時幅度和相位差提取。通過系統(tǒng)仿真，驗證了該信道化模型的正確性；通過搭建信道化接收機的硬件平臺并對實際系統(tǒng)測試，驗證了瞬時幅度及相位差測試的正確性。

發(fā)表于：10/12/2010

浮點反正切函數(shù)的FPGA實現(xiàn)

設計了一種基于CORDIC算法計算浮點反正切函數(shù)的的硬件結(jié)構(gòu)，并在Altera公司的FPGA芯片上進行了驗證，最后在Nios II處理器系統(tǒng)中以用戶自定義指令的形式實現(xiàn)，通過C語言程序驗證了浮點反正切模塊的正確性。

發(fā)表于：10/12/2010

FPGA的DSP性能分析

FPGA在高性能數(shù)字信號處理領域越來越受關注，如無線基站。在這些應用中，F(xiàn)PGAs通常被用來和DSP處理器并行工作。有更多的選擇當然是好的，但這也意味著系統(tǒng)設計師需要一個確切的FPGAs及高端DSP信號處理器性能參數(shù)圖。不幸的是，常用的參數(shù)圖在這種情況下都是不可靠的。例如，由于數(shù)字信號處理應用程序主要依賴于乘法累加器(MAC)操作，DSP處理器供應商和FPGA供應商通常將MACs每秒最高運轉(zhuǎn)速度作為數(shù)字信號處理器性能好壞最簡單的評判方式。但僅僅通過MAC吞吐量來預測數(shù)字信號處理性能是有失公平的，對FPGA和DSP也一樣。這里有幾個原因。MAC計算出來的FPGA性能指數(shù)總是假設硬連線的數(shù)字信號處理部件是在其最高時鐘速率運行的。在實踐中，典型的FPGA設計將采用較低的速度。另一方面，使用硬連線原理并不是在FPGA上執(zhí)行實現(xiàn)MAC的唯一方法;另外MAC吞吐量可以通過使用可編程邏輯資源和分布式算法來實現(xiàn)。此外，并不是所有的信號處理算法都采用MAC密集型。例如，Viterbi譯碼，是電信應用中的一個關鍵的DSP算法，并沒有用到MAC系統(tǒng)。另一種用來評估信號處理性能的辦法，是使用普通的DSP功能(如FIR濾波器)。但是，

發(fā)表于：10/11/2010

CY8C20xx6A設計的1.8V CapSense觸摸技術

本文介紹了CY8C20xx6A主要特性，邏輯方框圖，CapSense系統(tǒng)方框圖以及通用CapSense控制套件電路圖。Cypress公司的CY8C20xx6A是最新和最低功耗的1.8VCapSense解決方案，工作電壓1.71V到5.5V，采用低功耗CapSense®模塊，可配置的電容式感測元件和支持組合使用CapSense按鈕、滑條、觸摸板、觸摸屏和接近傳感器，M8C處理器的速度最高可達24MHz，主要用于以電池為能源的手持設備，移動設備，藍牙手持設備以及打印機，LCDTV和監(jiān)視器等。CY8C20xx6A主要特性：■1.71V到5.5V工作電壓■低功耗CapSense®模塊可配置的電容式感測元件支持組合使用CapSense按鈕、滑條、觸摸板、觸摸屏和接近傳感器■強大的Harvard架構(gòu)處理器M8C處理器的速度最高可達24MHz速度高、功耗低中斷控制器溫度范圍：-40℃至+85℃■靈活的片上存儲器3個程序/數(shù)據(jù)存儲器容量選項：CY8C20x36A：8K閃存/1KSRAMCY8C20x46A、CY8C20x96A：16K閃存/2KSRAMCY8C20x66A：32K閃存/2KSRAM50,000

發(fā)表于：10/11/2010