頭條 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新資訊 基于高效信道化的侦察接收机设计与实现 为了解决电子侦察接收机中同时到达信号的接收问题，从传统的低通滤波器结构出发，给出了一种无盲区高效数字信道化接收模型。信道化之后进行瞬时幅度和相位差提取。通过系统仿真，验证了该信道化模型的正确性；通过搭建信道化接收机的硬件平台并对实际系统测试，验证了瞬时幅度及相位差测试的正确性。 發(fā)表于：2010/10/12 浮点反正切函数的FPGA实现 设计了一种基于CORDIC算法计算浮点反正切函数的的硬件结构，并在Altera公司的FPGA芯片上进行了验证，最后在Nios II处理器系统中以用户自定义指令的形式实现，通过C语言程序验证了浮点反正切模块的正确性。 發(fā)表于：2010/10/12 FPGA的DSP性能分析 FPGA在高性能数字信号处理领域越来越受关注，如无线基站。在这些应用中，FPGAs通常被用来和DSP处理器并行工作。有更多的选择当然是好的，但这也意味着系统设计师需要一个确切的FPGAs及高端DSP信号处理器性能参数图。不幸的是，常用的参数图在这种情况下都是不可靠的。例如，由于数字信号处理应用程序主要依赖于乘法累加器(MAC)操作，DSP处理器供应商和FPGA供应商通常将MACs每秒最高运转速度作为数字信号处理器性能好坏最简单的评判方式。但仅仅通过MAC吞吐量来预测数字信号处理性能是有失公平的，对FPGA和DSP也一样。这里有几个原因。MAC计算出来的FPGA性能指数总是假设硬连线的数字信号处理部件是在其最高时钟速率运行的。在实践中，典型的FPGA设计将采用较低的速度。另一方面，使用硬连线原理并不是在FPGA上执行实现MAC的唯一方法;另外MAC吞吐量可以通过使用可编程逻辑资源和分布式算法来实现。此外，并不是所有的信号处理算法都采用MAC密集型。例如，Viterbi译码，是电信应用中的一个关键的DSP算法，并没有用到MAC系统。另一种用来评估信号处理性能的办法，是使用普通的DSP功能(如FIR滤波器)。但是， 發(fā)表于：2010/10/11 CY8C20xx6A设计的1.8V CapSense触摸技术 本文介绍了CY8C20xx6A主要特性，逻辑方框图，CapSense系统方框图以及通用CapSense控制套件电路图。Cypress公司的CY8C20xx6A是最新和最低功耗的1.8VCapSense解决方案，工作电压1.71V到5.5V，采用低功耗CapSense®模块，可配置的电容式感测元件和支持组合使用CapSense按钮、滑条、触摸板、触摸屏和接近传感器，M8C处理器的速度最高可达24MHz，主要用于以电池为能源的手持设备，移动设备，蓝牙手持设备以及打印机，LCDTV和监视器等。CY8C20xx6A主要特性：■1.71V到5.5V工作电压■低功耗CapSense®模块可配置的电容式感测元件支持组合使用CapSense按钮、滑条、触摸板、触摸屏和接近传感器■强大的Harvard架构处理器M8C处理器的速度最高可达24MHz速度高、功耗低中断控制器温度范围：-40℃至+85℃■灵活的片上存储器3个程序/数据存储器容量选项：CY8C20x36A：8K闪存/1KSRAMCY8C20x46A、CY8C20x96A：16K闪存/2KSRAMCY8C20x66A：32K闪存/2KSRAM50,000 發(fā)表于：2010/10/11 基于FPGA的DDS设计及实现 0引言随着现代电子技术的不断发展，在通信系统中往往需要在一定频率范围内提供一系列稳定和准确的... 發(fā)表于：2010/10/10 FPGA在PCI Express总线接口中的应用 0引言PCIE(PCIexpress)是用来互联诸如计算机和通信平台应用中外围设备的第三代高性能I／0总线。P... 發(fā)表于：2010/10/10 CPLD设计的数码管驱动显示电路 八段数码管每一段为一发光二极管，共有a～g以及小数点dp八个发光二极管。将八段数码管中的每个二极管的阴极并联在一起，组成公共阴极端。这样把共阴极管脚接地，此时哪个管脚输入高电平，对应发光二极管就被点亮。 發(fā)表于：2010/10/10 基于FPGA的太阳跟踪器的设计及实现 本设计采用传统的视日运动跟踪法，利用Xilinx公司提供的FPGA开发环境ISE，设计完成了基于XC3S1500开发板的太阳能自动跟踪系统，以实现对太阳的全天候、全自动、实时精确控制。 發(fā)表于：2010/10/10 基于AVR和CPLD的高速数据采集系统 通过使用AVR和CPLD编程，设计实现了一种成本低且可实现10Mb／s以上并行采集数据率的高速数据采集存储系统。 發(fā)表于：2010/10/9 嵌入式软核NiosⅡ串口直接读写寄存器的编程方法 NiosⅡ处理器是Intel公司为Altera公司推出的一个32位精简指令处理器软核。在Altera公司推出的软件SoPC中加载NiosⅡ软核和相应的外围接口以及与定义相应的自定义指令，然后对设计进行综合，下载到FPGA中就可以方便地实现一个具有高速DSP功能的嵌入式处理器。NiosⅡ处理器的软件开发是建立在ANSIC基础上的。NiosⅡIDE是NiosⅡ系列嵌入式处理器的主要软件开发工具。用户可以在NiosⅡIDE中完成所有的软件开发任务，如编辑、编译、下载、调试和闪存编程。NiosⅡ嵌入式系统的一个重要问题就是软件代码量的大小，这关系到存放代码的存储器件容量大小，因此控制和减小程序代码量是降低系统成本的重要方法，必须首先从处理器的启动顺序开始研究。1串口C语言方式编程使用该方法要加上下面语句：执行上面程序可以得到串口输出结果。如果不调用alt_main()函数，则系统默认运行步骤如下：(1)调用alt_os_int()函数来执行任何操作系统所特有的初始化。如果HAL是在操作系统里运行的，那么初始化alt_fd_list_lock命令。它可以控制访问HAL文件系统，初始化中断控制器并执行中断。 發(fā)表于：2010/10/9 <…456457458459460461462463464465…>
