最新資訊

基于FPGA和IP Core的定制緩沖管理的實現(xiàn)

隨著通信協(xié)議的發(fā)展及多樣化,協(xié)議處理部分PE在硬件轉(zhuǎn)發(fā)實現(xiàn)方面,普遍采用現(xiàn)有的商用芯片NP(Network Processor,網(wǎng)絡(luò)處理器)來完成,流量管理部分需要根據(jù)系統(tǒng)的需要進行定制或采用商用芯片來完成。在很多情況下NP芯片、TM芯片、交換網(wǎng)芯片無法選用同一家廠商的芯片,這時定制TM成為了成本最低、系統(tǒng)最優(yōu)化的方案,一般采用FPGA來實現(xiàn),TM的常規(guī)結(jié)構(gòu)如圖1所示。 圖1 TM的常規(guī)結(jié)構(gòu)圖 目前主流的TM接口均為SPI4-P2接口形式,SPI4-P2接口信號速率高,TCCS(Chan nel-to-channel skew,數(shù)據(jù)通道的抖動,包含時鐘的抖動)難以控制,在常規(guī)情況下很難做到很高的速率。SPI4-P2接口為達到高速率同時避免TCCS問題在很多情況下都對接收端提出了DPA(動態(tài)相位調(diào)整)的要求。對于SPI4-P2接口形式可直接采用Altera公司的IP Core實現(xiàn)。Altera的主流FPGA均實現(xiàn)了硬件DPA功能,以Stratix II器件為例,在使能DPA的情況下使用SPI4-P2 IP Core可實現(xiàn)16Gb/s的接口數(shù)據(jù)速率。 SEG模塊為數(shù)據(jù)切分塊,根據(jù)交換網(wǎng)的數(shù)據(jù)結(jié)構(gòu)要求,在上交換網(wǎng)的

發(fā)表于:9/27/2010