《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 可編程邏輯 > 設(shè)計(jì)應(yīng)用 > 一種改進(jìn)型中頻數(shù)字化正交解調(diào)結(jié)構(gòu)
一種改進(jìn)型中頻數(shù)字化正交解調(diào)結(jié)構(gòu)
來(lái)源:電子技術(shù)應(yīng)用2010年第8期
苗 鑫1，王麗華2，洪 韜1
1.北京航空航天大學(xué) 電子信息工程學(xué)院，北京100191；2.中國(guó)電子科技集團(tuán)公司第二十九研究所，四川 成都610036
摘要： 提出了一種改進(jìn)型中頻數(shù)字化正交解調(diào)結(jié)構(gòu)，通過(guò)在現(xiàn)場(chǎng)可編程門(mén)陣列內(nèi)部對(duì)采樣數(shù)據(jù)流拆分后，分路進(jìn)行數(shù)字解調(diào)的方法，大幅降低了現(xiàn)場(chǎng)可編程門(mén)陣列的內(nèi)核工作頻率。解決了中頻數(shù)字接收機(jī)使用超高速A/D轉(zhuǎn)換器時(shí)，對(duì)可編程門(mén)陣列內(nèi)核頻率要求過(guò)高的問(wèn)題。詳細(xì)介紹了新結(jié)構(gòu)的組成和工作原理，并使用SIMULINK對(duì)新結(jié)構(gòu)建模和仿真，驗(yàn)證了其可行性。
中圖分類號(hào)： TN014
文獻(xiàn)標(biāo)識(shí)碼： B
文章編號(hào)： 0258-7998(2010)08-0063-03
An improved IF digital quadrature demodulation structure
MIAO Xin1，WANG Li Hua2，HONG Tao1
1.Department of Electronic and Information Engineering, Beihang University, Beijing 100191，China；2.The 29th Institute of China Electronics Technology Group Corporation, Chengdu 610036，China
Abstract： An improved IF digital quadrature demodulation structure is proposed, which reduces the core operating frequency of the FPGA significently by split the sampling data flow and demodulation separately. The problem of excessively high requirement of the FPGA core-operating frequency when the high-speed A/D converter is used in an IF digital receiver is sloved. In this article, the composition and the principle of the improved structure is introduced, and the feasibility is verified by modeling and simulation in Simulink.
Key words : digital quadrature demodulation；FPGA；IF digital receiver

    A/D變換器速度的不斷提高，推動(dòng)了軟件無(wú)線電不斷向前發(fā)展。傳統(tǒng)的中頻數(shù)字化正交解調(diào)系統(tǒng)中，前端數(shù)據(jù)處理部分的工作頻率與數(shù)據(jù)率也大幅提升，工程師們不得不選擇工作頻率更高的可編程邏輯器件，由此帶來(lái)的問(wèn)題就是芯片選擇的限制及成本的大幅上升。為此提出了一種新的中頻數(shù)字化正交解調(diào)系統(tǒng)結(jié)構(gòu)，在保留高速A/D的高數(shù)據(jù)率輸出的同時(shí)，大幅降低現(xiàn)場(chǎng)可編程門(mén)陣列工作頻率，并進(jìn)行了仿真，驗(yàn)證了系統(tǒng)結(jié)構(gòu)的可行性。
1 數(shù)字正交解調(diào)原理[1，2]
    數(shù)字正交解調(diào)結(jié)構(gòu)如圖1所示，參考和回波中頻模擬信號(hào)經(jīng)由2個(gè)A/D轉(zhuǎn)換器同步采樣量化，然后把數(shù)據(jù)送入現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）中實(shí)現(xiàn)數(shù)字下變頻。在FPGA中，將參考中頻的采樣結(jié)果輸入數(shù)字鎖相環(huán)進(jìn)行鎖相之后，產(chǎn)生2路正交的數(shù)字中頻載波信號(hào)。分別與回波中頻信號(hào)的采樣結(jié)果相乘，實(shí)現(xiàn)頻域的搬移。再分別進(jìn)行數(shù)字濾波得到I、Q 2路正交數(shù)字基帶信號(hào)后，將數(shù)據(jù)輸出至后端數(shù)據(jù)處理單元。

2 數(shù)據(jù)正交解調(diào)系統(tǒng)設(shè)計(jì)[3]
    圖2所示為本文提出的中頻正交解調(diào)結(jié)構(gòu)框圖，針對(duì)高速A/D轉(zhuǎn)換器數(shù)據(jù)率大的特點(diǎn)，在FPGA內(nèi)部，通過(guò)DEMUX將回波中頻采樣數(shù)據(jù)x(n)拆分為奇序列xo(n)和偶序列xe(n)，分別進(jìn)行處理，使數(shù)據(jù)速率降為原先的一半。同時(shí)，為了使載波序列與X(n)拆分后序列正確匹配相乘，數(shù)字鎖相環(huán)輸出調(diào)整為2組4路載波信號(hào)： cos_odd與sin_odd、cos_even與sin_even與相應(yīng)的回波拆分序列相乘。得到4路混頻信號(hào)xl_odd(n)與xl_even(n)， xQ_odd(n)與xQ_even(n)輸入數(shù)字濾波器。

 


由式(3)、式(5)可得一種新的數(shù)字濾波器結(jié)構(gòu)形式(見(jiàn)圖3)，其特點(diǎn)在于將數(shù)字信號(hào)序列拆分為2路，同時(shí)將濾波器系數(shù)拆分成2個(gè)子濾波器，通過(guò)2個(gè)子濾波器對(duì)2路拆分信號(hào)的濾波輸出組合得到對(duì)原數(shù)字信號(hào)序列濾波輸出的奇數(shù)項(xiàng)和偶數(shù)項(xiàng)。經(jīng)過(guò)上述處理，子濾波器的工作頻率可降為原濾波器頻率的一半，因此在具體實(shí)現(xiàn)時(shí)可獲得比原濾波器更高的工作頻率，這樣合成濾波器的工作頻率可達(dá)到原濾波器工作頻率的2倍以上。

    最后將2組混頻輸出信號(hào)xl_odd(n)與xl_even(n)，xQ_odd(n)與xQ_even(n)分別通過(guò)2個(gè)數(shù)字濾波器后，就可以得到解調(diào)后的正交基帶信號(hào)I，Q。
3 仿真與分析[4][5]
    Simulink是MATLAB中的一種可視化仿真工具， 是一種基于MATLAB的框圖設(shè)計(jì)環(huán)境，是實(shí)現(xiàn)動(dòng)態(tài)系統(tǒng)建模、仿真和分析的一個(gè)軟件包，被廣泛應(yīng)用于線性系統(tǒng)、非線性系統(tǒng)、數(shù)字控制及數(shù)字信號(hào)處理的建模和仿真中。本文使用了Simulink仿真系統(tǒng)來(lái)搭建系統(tǒng)模型，做原理級(jí)的仿真。
    本文使用的數(shù)字鎖相環(huán)模型中，信號(hào)源產(chǎn)生頻率為參考中頻的模擬正弦波，經(jīng)由零階保持器理想均勻量化編碼之后送入鑒相器，與余弦表的輸出相乘后經(jīng)環(huán)路濾波器得到相位誤差，之后輸入DCO。DCO根據(jù)相位誤差計(jì)算之后產(chǎn)生對(duì)應(yīng)頻率的輸出序列cos_odd與sin_odd，cos_even與sin_even輸出到下變頻單元的乘法器與回波中頻采樣序列進(jìn)行混頻。
    下變頻單元模型中先對(duì)回波中頻信號(hào)采樣，采樣序列先輸入Buffer緩存，再經(jīng)由DEMUX拆分為奇偶2個(gè)序列xo(n)與xe(n)，之后分別與輸入相應(yīng)乘法器與載波序列(cos_odd，sin_odd，cos_even，sin_even)進(jìn)行混頻，再輸入拆分處理數(shù)字濾波器模型中進(jìn)行低通濾波，最后將得到的I_odd與I_even奇偶合并為I，Q_odd與Q_even奇偶合并為Q，就得到了解調(diào)后的正交基帶信號(hào)I，Q。
    仿真參數(shù)選取中頻參考信號(hào)30 MHz，零階保持模塊的采樣頻率為150 MHz，仿真時(shí)間為1 ms，回波中頻信號(hào)頻率在29.995 MHz～30.005 MHz之間變化，將解調(diào)得到的基帶信號(hào)作FFT得到仿真結(jié)果與理想結(jié)果對(duì)比如表1。

    由仿真結(jié)果可以看出，解調(diào)仿真結(jié)果與理論結(jié)果吻合很好，誤差滿足建模要求。模型完全可以達(dá)到要求的正交解調(diào)效果。
參考文獻(xiàn)
[1] JEFFREY H.R[美]著.軟件無(wú)線電[M].陳強(qiáng)譯.北京：人民郵電出版社，2004.
[2] 楊小牛，樓才義，徐建良.軟件無(wú)線電原理與應(yīng)用[M]. 北京：電子工業(yè)出版社，2004.
[3] 田進(jìn)軍.基于頻率步進(jìn)高分辨雷達(dá)技術(shù)的目標(biāo)識(shí)別研究[D].北京：北京航空航天大學(xué)博士學(xué)位論文，2008.
[4] Math Works，Inc.Matlab7.1 Help[Z].2005.
[5] 王平，王振榮.雷達(dá)的中頻信號(hào)數(shù)字化正交解調(diào)[C].2007全國(guó)微波毫米波會(huì)議，2007.

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。