国产变态拳头交视频免费播放,亚洲最新AV在线

頭條

銀湖資本完成對(duì)Altera的51%股權(quán)收購(gòu)

銀湖資本完成對(duì)Altera的51%股權(quán)收購(gòu)

北京時(shí)間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對(duì) Altera 51% 股權(quán)的收購(gòu)，該股權(quán)原由英特爾公司持有。同時(shí)，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對(duì) Altera 未來(lái)良好發(fā)展充滿(mǎn)信心。

中興通訊衛(wèi)亞?wèn)|:FPGA在3G通信領(lǐng)域的應(yīng)用

由工業(yè)和信息化部指導(dǎo)，西安市科學(xué)技術(shù)局、西安市集成電路產(chǎn)業(yè)發(fā)展中心和中國(guó)電子報(bào)社主辦，陜西省半導(dǎo)體行業(yè)協(xié)會(huì)、西安軟件園發(fā)展中心和西安地區(qū)科技交流中心協(xié)辦的2010年(第二屆)中國(guó)FPGA產(chǎn)業(yè)發(fā)展論壇于8月31日在西安市隆重舉行。本次論壇的主題是可編程技術(shù)加速中國(guó)

發(fā)表于：8/31/2010

基于FPGA的二-十進(jìn)制轉(zhuǎn)碼器設(shè)計(jì)

針對(duì)二進(jìn)制轉(zhuǎn)十進(jìn)制(BCD)轉(zhuǎn)碼器的FPGA實(shí)現(xiàn)目標(biāo)，提出了一種高效、易于重構(gòu)的轉(zhuǎn)碼器設(shè)計(jì)方案。并在FPGA開(kāi)發(fā)板上成功地實(shí)現(xiàn)了該設(shè)計(jì)，驗(yàn)證結(jié)果表明，與使用中規(guī)模集成電路IP核(SN74185A)實(shí)現(xiàn)的7 bit、10 bit和12 bit的轉(zhuǎn)碼器相比，本設(shè)計(jì)可以分別節(jié)約28.5%、47.6%和49.6%的硬件實(shí)現(xiàn)代價(jià)(邏輯單元LEs)；同時(shí)，電路的路徑延遲也分別減少了0.7 ns、2.1 ns和8.9 ns．

發(fā)表于：8/31/2010

基于FPGA+DSP+ARM的數(shù)據(jù)傳送總線(xiàn)變換器設(shè)計(jì)

介紹了基于FPGA+DSP+ARM的數(shù)據(jù)傳送總線(xiàn)變換器的整體設(shè)計(jì)及ARM、DSP和FPGA的器件選型，詳細(xì)描述了ARM與DSP、DSP與FPGA的接口電路設(shè)計(jì)，給出了系統(tǒng)軟件結(jié)構(gòu)設(shè)計(jì),詳細(xì)描述了HPI驅(qū)動(dòng)程序的實(shí)現(xiàn)過(guò)程。

發(fā)表于：8/31/2010

FPGA及動(dòng)態(tài)可重構(gòu)技術(shù)在軟件無(wú)線(xiàn)電中的應(yīng)用

介紹了將現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）專(zhuān)用硬件處理器集成到軟件通信體系結(jié)構(gòu)（SCA）中的機(jī)制，實(shí)現(xiàn)了動(dòng)態(tài)部分可重構(gòu)技術(shù)在軟件無(wú)線(xiàn)電（SDR）硬件平臺(tái)中的應(yīng)用，有效地縮短系統(tǒng)開(kāi)發(fā)周期，提高了硬件資源的利用率。

發(fā)表于：8/31/2010

Spartan-3 FPGA實(shí)現(xiàn)的DSP嵌入系統(tǒng)及其在平板顯示器中的應(yīng)用

Spartan-3 FPGA實(shí)現(xiàn)的DSP嵌入系統(tǒng)及其在在平板顯示器中的應(yīng)用,前言用FPGA實(shí)現(xiàn)的嵌入式系統(tǒng)，均是在更大的芯片中嵌入的重復(fù)完成特定功能的計(jì)算系統(tǒng)，雖則是隱含嵌入，但實(shí)際上在各種常用的芯片中能夠找到這些嵌入式系統(tǒng)。例如，消費(fèi)類(lèi)電子產(chǎn)品中的手機(jī)、尋呼機(jī)、數(shù)字相機(jī)、攝像機(jī)

發(fā)表于：8/30/2010

系統(tǒng)級(jí)語(yǔ)言SystemVerilog和SystemC的融合

SystemVerilog和SystemC不久前依然被視為相互排斥的兩種環(huán)境，而現(xiàn)在可以相互協(xié)作，并為實(shí)現(xiàn)設(shè)計(jì)和驗(yàn)證方法提供平滑流暢的系統(tǒng)。

發(fā)表于：8/30/2010

基于FPGA的可調(diào)信號(hào)發(fā)生器

基于FPGA的應(yīng)用技術(shù)，采用Altera公司DE2-70開(kāi)發(fā)板的CycloneⅡ系列EP2C70作為核心器件，設(shè)計(jì)了一種基于FPGA的新型可調(diào)信號(hào)發(fā)生器。

發(fā)表于：8/30/2010

基于DS28E01的FPGA加密認(rèn)證系統(tǒng)的設(shè)計(jì)

針對(duì)基于 SRAM的 FPGA在配置過(guò)程中設(shè)計(jì)數(shù)據(jù)容易被克隆的現(xiàn)象，設(shè)計(jì)了基于安全存儲(chǔ)器的加密認(rèn)證系統(tǒng)，增強(qiáng)了系統(tǒng)的安全性。

發(fā)表于：8/30/2010

利用基于SystemC/TLM的方法學(xué)進(jìn)行IP開(kāi)發(fā)和FPGA建模

事務(wù)級(jí)建模(TLM)是一種對(duì)數(shù)字系統(tǒng)進(jìn)行建模的高級(jí)方案，將模塊之間的具體通信與功能單元或通信架構(gòu)的具體實(shí)現(xiàn)分離開(kāi)。把總線(xiàn)或FIFO這類(lèi)通信機(jī)制模型化成信道，用SystemC接口類(lèi)將這些信道提供給模塊和部件。這些信道模型的信令接口功能將取代事務(wù)請(qǐng)求，這將減少具體的低級(jí)信息交換。

發(fā)表于：8/30/2010

應(yīng)用材料公司為先進(jìn)微芯片設(shè)計(jì)提供突破性的流體化學(xué)氣相沉積技術(shù)

美國(guó)加州圣塔克拉拉，2010年8月24日——美國(guó)應(yīng)用材料公司今天宣布了其突破性的Applied Producer® Eterna? FCVD?（流體化學(xué)氣相沉積）系統(tǒng)。這是首創(chuàng)的也是唯一的以高質(zhì)量介電薄膜隔離20納米及以下存儲(chǔ)器和邏輯器件中的高密度晶體管的薄膜沉積技術(shù)。這些隔離區(qū)域可以形成深寬比大于30（是當(dāng)今需求的5倍）和高度復(fù)雜的形貌。Eterna FCVD系統(tǒng)的獨(dú)特工藝能夠以致密且無(wú)碳的介電薄膜從底部填充所有這些區(qū)域，并且其成本僅是綜合旋轉(zhuǎn)方式的一半左右，后者需要更多的設(shè)備和很多額外的工藝步驟。

發(fā)表于：8/25/2010