頭條 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新資訊 赛普拉斯为PSoC 3 和 PSoC 5架构加入新的可编程外设 赛普拉斯日前宣布，其为PSoC 3 和 PSoC 5可编程片上系统系列产品服务的革命性的PSoC Creator集成开发环境（IDE）具有了新功能。PSoC Creator现在可以支持增强的低功耗设计技术，新的LCD设计能力，以及更快、更便捷的CapSense电容感应设计。 發(fā)表于：2010/9/21 基于FPGA与SRAM的大容量数据存储的设计 1 前言 针对FPGA中内部BlockRAM有限的缺点，提出了将FPGA与外部SRAM相结合来改进设计的方法，并给出了部分VHDL程序。 2 硬件设计 这里将主要讨论以Xilinx公司的FPGA(XC2S600E-6fg456)和ISSI公司的SRAM(IS61LV25616AL)为主要器件来完成大容量数据存储的设计思路。 FPGA即现场可编程门阵列,其结构与传统的门阵列相似,大量的可编程逻辑块( CLB , Configurable Logic Block ) 在芯片中央按矩阵排列,芯片四周为可编程输入/输出块( IOB , Input / Output Block),CLB行列之间及CLB和IOB之间具有可编程的互连资源(ICR,InterConnectResource)。CLB、IOB和ICR都由分布在芯片中的SRAM静态存储单元控制,SRAM中的数据决定FPGA的功能,这些数据可以在系统加电时自动或由命令控制从外部存储器装入。 在进行数据存储时，可直接将数据写入FPGA内部的BlockRAM中，在一定程度上减少了FPGA的资源分配。但FPGA内部自带的RAM块毕竟是有限的，当需进行大容量数据存 發(fā)表于：2010/9/16 Actel FPGA现可配合加密内核对抗DPA攻击 爱特公司(Actel Corporation) 宣布其多种FPGA产品现可搭配使用加密内核，对抗差分功率分析(differential power analysis, DPA)攻击。采用SmartFusion™、Fusion、ProASIC®3和 IGLOO®的设计人员现可通过使用IP Cores公司(IP Cores, Inc.)的AES、GCM或ECC IP内核，保护其密钥不受DPA攻击。IP Cores是专业提供主要用于安全和加密领域的半导体用IP内核的供应商，而这些内核则是首次商业化地用于FPGA的抗DPA攻击加密内核。 發(fā)表于：2010/9/16 基于FPGA的恒温晶振频率校准系统的设计 为满足三维大地电磁勘探技术对多个采集站的同步需求，基于FPGA设计了一种晶振频率校准系统。系统可以调节各采集站的恒温压控晶体振荡器同步于GPS，从而使晶振能够输出高准确度和稳定度的同步信号。系统中使用FPGA设计了高分辨率的时间间隔测量单元，达到0.121 ns的测量分辨率，能对晶振分频信号与GPS秒脉冲信号的时间间隔进行高精度测量，缩短了频率校准时间。同时在FPGA内部使用PicoBlaze嵌入式软核处理器监控系统状态，并配合滑动平均滤波法对测量得到的时间间隔数据实时处理，有效地抑制了GPS秒脉冲波动对频率校准的影响。 發(fā)表于：2010/9/14 基于SoPC的低应变反射波检测系统 提出了一种基于核心处理单元为Altera NiosⅡ的SoPC的智能低应变反射波检测系统。介绍了低应变反射波检测法，探讨了系统具体的软硬件设计。系统的主要目的是使复杂电子系统可在单块FPGA上实现，该系统在基桩完整性检测中具有广阔的应用前景，并能通过适当改进，应用于其他工程检测中。 發(fā)表于：2010/9/13 基于FPGA的栈空间管理器的研究和设计 提出了一种将堆栈空间划分为任务栈和中断嵌套栈的设计结构，使堆栈空间最小化。采用VHDL硬件语言，在FPGA设备上模拟实现了具有自动检验功能的栈空间管理器。栈空间管理器由不同功能的逻辑模块组成，主要阐述了状态控制逻辑模块和地址产生逻辑模块的设计方法。 發(fā)表于：2010/9/10 基于PXI的高速数字化仪模块 设计了一种基于PXI接口、双通道12位、采样速率250 Msps的高速数字化仪模块，给出该系统的工作原理、设计思想和实现方案，系统采用双通道A／D转换器进行采样，使用高性能FPGA器件进行通道控制、数据处理和接口设计，具有功能强大的前端调理电路，可以选择匹配阻抗和耦合方式、具有增益自动调整功能，满足大范围信号的测量要求。从硬件和软件两个方面对高速数据采集、传输和存储的关键问题进行了深入探讨。该数字化仪模块可方便的与其他PXI仪器组成测试系统，实现对信号的高速采样和长时间记录。 發(fā)表于：2010/9/10 H.264/AVC中CAVLC编码器的硬件设计与实现 设计了一种H.264标准的CAVLC编码器，对原有软件流程进行部分改进，提出了并行处理各编码子模块的算法结构。重点对非零系数级（level）编码模块进行优化，采用并行处理和流水线相结合的结构，减少了cavlc编码的时钟周期，提供了稳定吞吐量。采用Xilinx公司VirtexⅡ系列的xc2v250 FPGA进行实现验证，最高时钟频率可达158.1 MHz，可满足实时编码H.264高清视频要求。 發(fā)表于：2010/9/10 爱特梅尔QTouch Studio 4.3软件工具简化触摸设计 QTouch Studio 4.3可以满足触摸设计各个阶段的需求，新增业界首创触摸验证向导(Touch Validation Wizard) 智能触摸界面设计功能，能够加快上市速度 發(fā)表于：2010/9/9 基于DSP和FPGA的经纬仪控制系统设计 DSP和FPGA组成的伺服控制系统能够满足复杂的控制算法要求。通过对TI公司的DSP控制芯片TMS320F2812和ALTERA公司的FPGA芯片EP1C3T144的功能和特点分析，给出了一种基于DSP和FPGA的光电经纬仪伺服控制电路的设计方案。增加了可靠性和精度。 發(fā)表于：2010/9/9 <…461462463464465466467468469470…>
