頭條 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新資訊 Actel宣布最大SmartFusion器件现已投入生产 A2F500器件包含50万系统门FPGA、ARM Cortex-M3微控制器和可编程模拟资源，适合系统管理、马达控制和工业自动化等应用 發(fā)表于：2010/9/27 基于Linux的办公自动化系统解决方案 系统目标是通过优化业务流程和规范工作模式，促进单位内部的基础建设，加强信息的共享和交流，改善办公环境，辅助办公活动，帮助人们从繁琐的手工办公事务中解脱出来，使办公人员能够协同工作，提高工作效率和质量，最终实现文字处理、电子邮件、公文运转、档案管理、信息检索、会议和日程安排与个人事务处理等日常办公事务和决策支持服务的电子化、自动化、一体化，为领导科学决策、机关日常办公、公众信息服务提供各类科学、高效、安全的现代化手段。 發(fā)表于：2010/9/27 基于ARM的嵌入式Linux开发平台 构建嵌入式系统的首要任务是明确它到底要做些什么。用途决定了嵌入式系统的整个行为模式和体系结构，同时也决定了它所应该采用的硬件平台和软件平台。为嵌入式系统挑选目标平台必须审慎，因为这牵涉到有没有好的开发环境和技术支持，一定要根据实际情况来挑选合适的处理器、合适的开发板和合适的开发环境。在开发嵌入式系统时请始终牢记一点，用户需求永远是嵌入式系统的“第一推动力”。 發(fā)表于：2010/9/27 基于FPGA和IP Core的定制缓冲管理的实现 随着通信协议的发展及多样化，协议处理部分PE在硬件转发实现方面，普遍采用现有的商用芯片NP(Network Processor，网络处理器)来完成，流量管理部分需要根据系统的需要进行定制或采用商用芯片来完成。在很多情况下NP芯片、TM芯片、交换网芯片无法选用同一家厂商的芯片，这时定制TM成为了成本最低、系统最优化的方案，一般采用FPGA来实现，TM的常规结构如图1所示。 图1 TM的常规结构图 目前主流的TM接口均为SPI4-P2接口形式，SPI4-P2接口信号速率高，TCCS(Chan nel-to-channel skew，数据通道的抖动，包含时钟的抖动)难以控制，在常规情况下很难做到很高的速率。SPI4-P2接口为达到高速率同时避免TCCS问题在很多情况下都对接收端提出了DPA(动态相位调整)的要求。对于SPI4-P2接口形式可直接采用Altera公司的IP Core实现。Altera的主流FPGA均实现了硬件DPA功能，以Stratix II器件为例，在使能DPA的情况下使用SPI4-P2 IP Core可实现16Gb/s的接口数据速率。 SEG模块为数据切分块，根据交换网的数据结构要求，在上交换网的 發(fā)表于：2010/9/27 利用平台FPGA器件进行多媒体、视频和图像应用设计 当今生活的时代，多媒体通信的出现和流行是大势所趋。随着数字电视（DTV）、IP视频传输、数字相机、无线视频、医疗图像和视频监控等应用的兴起，目前提供音频和数据服务的许多系统都会随实时视频技术的应用而有不同程度的扩展。在最近的技术发展表明，芯片逻辑门密度和嵌入式功能的极大提高为多媒体处理设计提供了激动人心的设计可能性。 發(fā)表于：2010/9/27 基于Verilog HDL的小波滤波器的设计与实现 小波滤波器的设计属于复杂算法的电路设计，因此利用Veril—ogHDL对双正交小波滤波器进行建模、仿真，实现电路的自动化设计，将是一种较为理想的方法。 發(fā)表于：2010/9/26 一种以CPLD为核心处理电路的数字电压表设计 设计了基于CPLD的数字电压表，采用CPLD器件作为核心处理电路，用单片机进行控制，能较好地减小外界干扰，提高分辨率。该数字电压表能够自动转换量程，从而可提高数字电压表的性能。 發(fā)表于：2010/9/26 基于VHDL的线性分组码编译码器设计 在通信系统中，由于信道存在大量的噪声和干扰，使得经信道传输后的接收码与发送码之间存在差异，出现误码。在数字通信系统中常采用差错控制信道编码技术，以此来减少传输过程的误码，提高数字通信系统的传输质量。 發(fā)表于：2010/9/26 基于VHDL的可变速彩灯控制器的设计 本文以Alter公司提供的Max+PlusⅡ为平台，设计一个可变速的彩灯控制器，可以在不修改硬件电路的基础上，仅通过更改软件就能实现任意修改花型的编程控制方案，实现控制16只LED以8种花型和4种速度循环变化显示，而且设计非常方便，设计的电路保密性强。 發(fā)表于：2010/9/26 带硬件地址识别的UART IP的设计和实现 本UART IP全部采用Verilog HDL设计，可以在采用FPGA实现的通讯和控制系统中作为系统多点通讯控制器，也可以用于片上系统（SoC）的设计。用于多点通信时，可以有效降低CPU的额外负担，提高CPU系统的利用率。由于采用语言描述，移植性强，可以用于不同厂家、不同型号的FPGA芯片中，提高了系统的设计速度和效率。 發(fā)表于：2010/9/26 <…459460461462463464465466467468…>
