最新資訊

FPGA的DSP性能分析

FPGA在高性能數(shù)字信號處理領(lǐng)域越來越受關(guān)注，如無線基站。在這些應(yīng)用中，F(xiàn)PGAs通常被用來和DSP處理器并行工作。有更多的選擇當(dāng)然是好的，但這也意味著系統(tǒng)設(shè)計師需要一個確切的FPGAs及高端DSP信號處理器性能參數(shù)圖。不幸的是，常用的參數(shù)圖在這種情況下都是不可靠的。例如，由于數(shù)字信號處理應(yīng)用程序主要依賴于乘法累加器(MAC)操作，DSP處理器供應(yīng)商和FPGA供應(yīng)商通常將MACs每秒最高運(yùn)轉(zhuǎn)速度作為數(shù)字信號處理器性能好壞最簡單的評判方式。但僅僅通過MAC吞吐量來預(yù)測數(shù)字信號處理性能是有失公平的，對FPGA和DSP也一樣。這里有幾個原因。MAC計算出來的FPGA性能指數(shù)總是假設(shè)硬連線的數(shù)字信號處理部件是在其最高時鐘速率運(yùn)行的。在實(shí)踐中，典型的FPGA設(shè)計將采用較低的速度。另一方面，使用硬連線原理并不是在FPGA上執(zhí)行實(shí)現(xiàn)MAC的唯一方法;另外MAC吞吐量可以通過使用可編程邏輯資源和分布式算法來實(shí)現(xiàn)。此外，并不是所有的信號處理算法都采用MAC密集型。例如，Viterbi譯碼，是電信應(yīng)用中的一個關(guān)鍵的DSP算法，并沒有用到MAC系統(tǒng)。另一種用來評估信號處理性能的辦法，是使用普通的DSP功能(如FIR濾波器)。但是，

發(fā)表于：10/11/2010