一本大道无码av天堂,国产精品精华液网站,天天摸天天舔天天操

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

　　隨著工業(yè)領域向?qū)崿F(xiàn)工業(yè)4.0的目標不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統(tǒng)需求與日俱增。　　然而，實施數(shù)字化轉型并非總是一帆風順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進系統(tǒng)，同時應對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應用高性能軟硬件的解決方案。

FPGA時序收斂

您編寫的代碼是不是雖然在仿真器中表現(xiàn)正常，但是在現(xiàn)場卻斷斷續(xù)續(xù)出錯？要不然就是有可能在您使用更高版本的工具鏈進行編譯時，它開始出錯。您檢查自己的測試平臺，并確認測試已經(jīng)做到 100% 的完全覆蓋，而且所有測試均未出現(xiàn)任何差錯，但是問題仍然頑疾難除。

發(fā)表于：10/9/2010

基于FPGA的兩種DDS實現(xiàn)

DDS(Direct Digital Freqiaency Synthesizers)廣泛應用于雷達系統(tǒng)、數(shù)字通信、電子對抗、電子測量等民用軍用設備中。它是隨著半導體技術和數(shù)字技術的快速發(fā)展而發(fā)展起來的新型的頻率合成技術，與傳統(tǒng)的VCO+PLL的模擬方式產(chǎn)生所需頻率相比，DDS技術具有頻率分辨率高，相位噪聲低，帶寬較寬，頻譜純度好等優(yōu)點。

發(fā)表于：10/8/2010

一種基于FPGA的鎖相環(huán)位同步提取電路設計

在數(shù)字通信中，除了獲取相干載波的載波同步外，位同步的提取是更為重要的一個環(huán)節(jié)。一般的位同步電路大多采用標準邏輯器件按傳統(tǒng)數(shù)字系統(tǒng)設計方法構成，具有功耗大，可靠性低的缺點。用FPGA設計電路具有很高的靈活性和可靠性，可以提高集成度和設計速度，增強系統(tǒng)的整體性能。

發(fā)表于：9/30/2010

基于FPGA的DDFS與DDWS兩種實現(xiàn)方式

DDS(Direct Digital Freqiaency Synthesizers)廣泛應用于雷達系統(tǒng)、數(shù)字通信、電子對抗、電子測量等民用軍用設備中。它是隨著半導體技術和數(shù)字技術的快速發(fā)展而發(fā)展起來的新型的頻率合成技術，與傳統(tǒng)的VCO+PLL的模擬方式產(chǎn)生所需頻率相比，DDS技術具有頻率分辨率高，相位噪聲低，帶寬較寬，頻譜純度好等優(yōu)點。這些技術指標在一個系統(tǒng)中是至關重要的，決定著一個系統(tǒng)的成敗。

發(fā)表于：9/30/2010

基于FPGA和DDS技術的正弦信號發(fā)生器設計

對于正弦信號發(fā)生器的設計，可以采用DDS，即直接數(shù)字頻率合成方案實現(xiàn)。DDS的輸出頻率是數(shù)字可調(diào)的，完全能實現(xiàn)頻率為1 kHz～10 MHz之間的正弦信號，這是實際應用中產(chǎn)生可調(diào)頻率正弦信號波形較為理想的方案。實現(xiàn)DDS常用3種技術方案：高性能DDS單片電路的解決方案；低頻正弦波DDS單片電路的解決方案；自行設計的基于FPGA芯片的解決方案。雖然有的專用DDS芯片的功能也比較多，但控制方式卻是固定的，因此不一定滿足用戶需求。而基于FPGA則可以根據(jù)需要方便地實現(xiàn)各種比較復雜的調(diào)頻、調(diào)相和調(diào)幅功能，具有良好的實用性。專用DDS芯片由于采用特定的集成工藝，內(nèi)部數(shù)字信號抖動很小，可以輸出高質(zhì)量的模擬信號；利用FPGA也能輸出較高質(zhì)量的信號，雖然達不到專用DDS芯片的水平，但信號精度誤差非常小，能滿足大多數(shù)信號源要求。

發(fā)表于：9/30/2010

基于FPGA的按鍵彈跳消除模塊的研究與應用

按鍵在數(shù)字電路設計中經(jīng)常用到。按鍵的彈跳現(xiàn)象是數(shù)字系統(tǒng)設計中存在的客觀問題。按鍵是機械觸點，當接觸點斷開或閉合時會產(chǎn)生抖動。為使每一次按鍵只做一次響應，就必須去除抖動。本文對按鍵的抖動信號進行了分析，并通過計數(shù)器的方式完成了消除抖動電路模塊的設計。把該模塊應用到按鍵控制LCD顯示的系統(tǒng)中，并在Memec代理的Virtex-4 MB系統(tǒng)實驗板上實現(xiàn)了該系統(tǒng)。消抖電路的效果良好，按鍵控制LCD顯示結果正常。

發(fā)表于：9/30/2010

基于FPGA的并行DDS

介紹一種提高直接數(shù)字合成器（DDS）系統(tǒng)時鐘頻率的并行處理方法。給出了一個基于現(xiàn)場可編程門陣列（FPGA）的具有400MHz系統(tǒng)時鐘頻率DDS電路的實現(xiàn)方法和實驗測試結果。采用直接中頻輸出方式，輸出頻率范圍250MHz～350MHz，頻率分辨率6Hz，寄生信號抑制50dB。該DDS電路具有接口簡單、使用靈活等優(yōu)點，可用于雷達、電子戰(zhàn)領域的寬帶信號產(chǎn)生。

發(fā)表于：9/30/2010

直接數(shù)字頻率合成器DDS的優(yōu)化設計

在深入理解DDS基本原理的基礎上，采用多級流水線控制技術對DDS的VHDL語言實現(xiàn)進行了優(yōu)化，并進行了異步接口的同步化設計，給出了DDS系統(tǒng)的時序仿真結果及其在FPGA中的資源占有率。

發(fā)表于：9/30/2010

基于DDS和FPGA技術的高動態(tài)擴頻信號源的研究

提出一種基于DDS和FPGA技術的高動態(tài)擴頻仿真信號源的實現(xiàn)方案。采用了DDS技術的芯片AD9854和AD9850,能夠模擬多普勒頻移,實現(xiàn)高動態(tài)環(huán)境仿真。載波中心頻率變化范圍達到100kHz,變化率1.8kHz/s。

發(fā)表于：9/30/2010

基于上位機與FPGA開發(fā)板的光纖通道接口適配器

隨著存儲技術的迅速發(fā)展，存儲容量得到了迅速的增長，存儲系統(tǒng)的數(shù)據(jù)傳輸速度成為了主要的瓶頸。光纖的傳輸具有其速度上的優(yōu)勢，然而，在光纖傳輸要受到光纖通道接口的限制，因此光纖通道應用于高速數(shù)據(jù)傳輸?shù)囊粋€關鍵技術問題是接口的設計問題，本文對有效地解決高數(shù)據(jù)傳輸在接口處的瓶頸具有現(xiàn)實意義?！　? 方案設計　　完整的實現(xiàn)要包含PC機軟件編程、Virtex-5開發(fā)板的底層鏈路實現(xiàn)。PC機的軟件編寫主要實現(xiàn)鏈路的創(chuàng)建注銷控制、數(shù)據(jù)的組幀、數(shù)據(jù)的傳輸控制、傳輸過程中的顯示;VirteX-5開發(fā)板主要實現(xiàn)數(shù)據(jù)的鏈路貫通、支持上位機所定義的幀結構的傳輸過程?！　?　　如圖1所示，接口適配器功能實現(xiàn)過程主要包含協(xié)議的正確理解，按照協(xié)議的幀結構和數(shù)據(jù)結構的組織、具體的實現(xiàn)模塊的設計與編寫、結合VirteX-5底層鏈路的貫通實現(xiàn)光纖通信接口適配器功能。　

發(fā)表于：9/30/2010