頭條 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新資訊 基于FPGA的多路模拟量、数字量采集与处理系统 提出一种基于FPGA技术的多路模拟量、数字量采集与处理系统的设计方案，分析整个系统的结构，并讨论FPGA内部硬件资源的划分和软件的设计方案等。 發(fā)表于：2010/10/19 基于Verilog硬件描述语言的AES密码算法实现 0引言密码模块是安全保密系统的重要组成部分，其核心任务就是加/解密数据。目前，分组密码算法AES以其高效率、低开销、实现简单等特点被广泛应用于密码模块的研制。随着计算机信息技术和超大规模集成电路技术的成熟与发展，通过硬件来实现密钥模块的内部运作，可保证在外界无密钥的明文流动，能够实现真正意义上的保密。此外，硬件实现还具有高速、高可靠性等特点。目前许多AES算法的硬件实现采用基于RAM查找表方式来实现算法中最关键的SubBytes部分。本文采用复合域来实现SubBytes部分的求逆运算，以便于采用组合逻辑减小面积。同时采用加/解密运算中列变换的部分电路进行复用，从而进一步节省实现面积。这样可以使AES密码应用于RFID系统，IC卡等面积要求较小的场合。1AES算法简介AES算法是一种迭代型分组密码，其分组长度和密钥长度均可变，各自可以独立指定为128b，192b，256b。本文主要讨论分组长度和密钥长度为128b的情况。AES算法是将输入的明文(或密文)分成16个字节，在第一个AddRoundKeys变换后进入10轮迭代。迭代过程的前9轮完全相同，依次经过字节代替(substitutebytes)、行移位(sh 發(fā)表于：2010/10/19 LatticeECP3设计的FPGA视频协议开发技术 本文介绍了LatticeECP3FPGA系列主要特性，LatticeECP3-35简化方框图以及LatticeECP3视频协议板主要特性，方框图和详细的电路图。Lattice公司的LatticeECP3FPGA系列能提供高性能的特性如增强的DSP架构，高速SERDES和高速源同步接口。LatticeECP3系列采用65nm技术，有149K逻辑单元和支持多达486个用户I/O，可提供多达320个18x18乘法器以及各种并行I/O标准。广泛用于批量生产的对成本和功耗敏感的有线和无线基础设备以及各种多媒体设备。LatticeECP3主要特性：HigherLogicDensityforIncreasedSystemIntegration17Kto149KLUTs133to586I/OsEmbeddedSERDES150Mbpsto3.2GbpsforGeneric8b10b,10-bitSERDES,and8-bitSERDESmodesDataRates230Mbpsto3.2GbpsperchannelforallotherprotocolsUpto16channelsperdevice:PCIExpress,S 發(fā)表于：2010/10/15 基于FPGA的PCI总线串口卡设计 为了方便外部设备与计算机进行串口通信，提出一种基于FPGA的PCI总线串口卡设计。利用Altera公司的FPGA芯片EP1C6SQ240实现了串口和PCI总线的连接。介绍了用FPGA实现PCI接口、UART的方法，将PCI接口、UART的核心功能集中在FPGA上，使整个设计紧凑、小巧。该设计符合PCI 2.2规范，传输速率高，可广泛应用于各类测试设备、工厂自动化、有线通信等领域。 發(fā)表于：2010/10/14 GLOBALFOUNDRIES与SVTC合作，加速推动微机电系统(MEMS)晶圆量产 GLOBALFOUNDRIES今天宣布与SVTC 技术公司结成战略联盟，加速进行微机电系统(MEMS)的量产制造。这项合作着重于技术开发合作，将有助GLOBALFOUNDRIES达成目标，成为MEMS晶圆厂的领导者。 發(fā)表于：2010/10/13 Altera通过Qsys启动嵌入式计划 为加速实现嵌入式系统中可编程逻辑与处理器的集成，Altera公司(NASDAQ: ALTR)今天发布其嵌入式计划。通过这一计划，Altera为设计人员提供了基于Quartus® II开发软件的单一FPGA设计流程——包括新的Qsys系统级集成工具、公用FPGA知识产权(IP)库，以及新的ARM® Cortex™-A9 MPCore™和MIPS®技术公司MIPS32嵌入式处理器产品等。利用这一设计流程，嵌入式设计人员能够迅速方便的面向Altera Nios® II、基于ARM和MIPS的嵌入式处理器以及最近发布的可配置Intel® Atom™处理器开始设计。Qsys系统级集成工具利用了业界首创的FPGA优化芯片网络技术来支持多种业界标准IP协议，提高了结果质量，具有很高的效能。 發(fā)表于：2010/10/13 赛灵思推出ISE12.3设计套件引入AMBA 4 AXI4 IP 核，增强PlanAhead 设计与分析控制台，并进一步优化功耗 全球可编程平台领导厂商赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX) ）宣布推出 ISE® 12.3设计套件，这标志着这个FPGA 行业领导者针对片上系统设计的互联功能模块， 开始推出满足AMBA® 4 AXI4 规范的IP核，以及用于提高生产力的 PlanAhead™ 设计和分析控制台，同时还推出了用于降低了Spartan®-6 FPGA 设计动态功耗的智能时钟门控技术。 發(fā)表于：2010/10/13 基于PCI Express总线的高速数据传输卡设计与实现 通过设计PCI Express高速数据传输卡实现了地面控制台与计算机之间的高速数据传输。高速数据传输卡采用PLX公司的接口芯片PEX8311来实现PCI Express总线的接口逻辑，数据传输采用DMA方式，通过对信号源的自检验证了传输卡能够实时无误地传输数据。在硬件设计部分，主要对差分传输、PCI Express接口电路和FPGA逻辑控制模块进行了描述和设计。 發(fā)表于：2010/10/12 莱迪思新一代“Power Manager”改变了电路板的电源与数字化管理 莱迪思半导体公司（NASDAQ: LSCC）今天宣布推出其第三代混合信号器件，Platform Manager™系列。通过整合可编程模拟电路和逻辑，以支持许多常见的功能，如电源管理、数字内部处理和粘合逻辑，可编程Platform Manager能够大大简化电路板管理的设计。通过整合这些支持的功能，与传统方法相比，Platform Manager器件不仅可以降低这些功能的成本，而且还可以提高系统的可靠性，并提供很高的设计灵活性，最大限度地减少了电路板返工的风险。 發(fā)表于：2010/10/12 一种新型SoPC自动指纹识别系统设计 设计了一种基于SoPC的新型结构的自动指纹识别系统。通过对指纹处理整体流程的选择和优化，将耗时较多的指纹预处理部分整体硬件化，耗时较少的匹配部分软件化，使得系统处理速度有了显著提高，1.5 s内可以完成一幅指纹图像的预处理，3 s内可以完成一幅指纹图像的比对。使用Quartus II软件完成了系统模块设计及仿真，使用Nios II IDE软件完成了软件代码的实现，并在以Altera 公司的Cyclone II FPGA芯片为核心的DE2开发板上实现了整个系统。 發(fā)表于：2010/10/12 <…455456457458459460461462463464…>
