頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。 最新資訊 基于FPGA高速硬件在環(huán)仿真器實現(xiàn)電機控制器測試 電機是混合電動力汽車(HEV)的核心部件，考慮到HEV的電機及電力電子器件體積大, 成本高; 在讓控制器去控制這些實際的部件前, 先用硬件在環(huán)仿真的方法來測試和驗證控制器的性能是非常必要的. 發(fā)表于：8/24/2010 基于Verilog HDL的UART模塊設(shè)計與仿真 文章標題：基于Verilog HDL的UART模塊設(shè)計與仿真。中國IT實驗室嵌入式開發(fā)頻道提供最全面的嵌入式開發(fā)培訓及行業(yè)的信息、技術(shù)以及相關(guān)資料的下載. 發(fā)表于：8/22/2010 選用FPGA和完整的IP解決方案優(yōu)化汽車電氣架構(gòu)設(shè)計 車載網(wǎng)絡協(xié)議的數(shù)量有所減少，但實際部署的網(wǎng)絡數(shù)量卻有顯著增加。這就提出了網(wǎng)絡架構(gòu)的可縮放性問題，并且要求為滿足各種應用和網(wǎng)絡的實際需要而優(yōu)化半導體器件。 發(fā)表于：8/20/2010 SOPC系統(tǒng)的智能命令行設(shè)計 相對其他成熟的計算機體系，SOPC系統(tǒng)現(xiàn)在還沒有命令行。為了更好的推廣SOPC應用，筆者開發(fā)了一個智能的命令行模塊，可以調(diào)用系統(tǒng)中的任意函數(shù)，降低了開發(fā)人員的使用難度。 發(fā)表于：8/17/2010 Actel Libero IDE 新版本兼容Windows 7 愛特公司(Actel Corporation)宣布推出兼容Windows® 7的 Libero®集成式設(shè)計環(huán)境(IDE) v9.0 Service Pack 1和Service Pack 2。這款完備的軟件工具套件的最新版本為SmartFusionTM智能混合信號FPGA和RTAX-DSP FPGA提供了嶄新的重要功能，并增加了對新的操作系統(tǒng)的支持，以便在最新的個人電腦上進行Actel FPGA設(shè)計。 發(fā)表于：8/17/2010 基于數(shù)據(jù)選擇器和D觸發(fā)器的多輸入時序電路設(shè)計 本文給出多輸入變量時序邏輯網(wǎng)絡的一種新型結(jié)構(gòu)：將D觸發(fā)器和數(shù)據(jù)選擇器進行組合，構(gòu)成既有存儲功能又有數(shù)據(jù)選擇功能的多輸入時序網(wǎng)絡，并給出設(shè)計過程中不需要進行函數(shù)化簡的設(shè)計技術(shù)。 發(fā)表于：8/16/2010 DVB-S射頻調(diào)制的FPGA實現(xiàn) 一種采用AD9789與FPGA相結(jié)合，在FPGA上實現(xiàn)全數(shù)字QPSK射頻調(diào)制的方案。介紹了AD9789的接口設(shè)計及配置流程，并給出了設(shè)計實例。 發(fā)表于：8/16/2010 Actel推出全新FlashPro4硬件編程器 愛特公司(Actel Corporation)宣布推出最新硬件編程器FlashPro4，以支持Actel 快閃FPGA器件，包括IGLOO系列和ProASIC 3系列(包括RT ProASIC3)、SmartFusion和Actel Fusion系列FPGA。FlashPro4同時支持由Actel SoftConsole集成式設(shè)計環(huán)境(IDE) 所管理的FPGA嵌入式處理器軟件編程和調(diào)試。 發(fā)表于：8/13/2010 基于FPGA的汽車油改氣電控系統(tǒng)的研究與設(shè)計 介紹了一種基于FPGA的汽車油改氣電控系統(tǒng)的研究與設(shè)計，采用自頂向下模塊化設(shè)計， 依據(jù)功能將FPGA劃分成幾個模塊，詳細論述了各模塊的設(shè)計方法和控制流程，給出核心模塊的狀態(tài)流程圖及時序仿真波形。經(jīng)在MATLAB和Quartus II環(huán)境下仿真和實際電路驗證，系統(tǒng)可以達到預期效果。 發(fā)表于：8/13/2010 基于FPGA的快速9／7整形離散小波變換系統(tǒng)設(shè)計 CCSDS圖像數(shù)據(jù)壓縮標準中采用9／7整形離散小波變換為核心算法，該算法結(jié)構(gòu)簡單，易于硬件設(shè)計實現(xiàn)。文中基于FPGA設(shè)計實現(xiàn)了9／7整數(shù)離散小波變換系統(tǒng)，設(shè)計中使用內(nèi)部RAM存儲方式，減小了對存儲器的需求量，同時采用基于行的列變換方式，行、列變換同時進行，提高了運行速度，仿真和綜合結(jié)果顯示該設(shè)計需要的硬件資源少，運行速度快。 發(fā)表于：8/11/2010 ?…463464465466467468469470471472…?
