亚洲成色www久久网站夜月,免费无码h肉动漫在线观看

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實現(xiàn)高級自動化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標不斷邁進，市場對具備彈性連接、低功耗、高性能和強大安全性的系統(tǒng)需求與日俱增。　　然而，實施數(shù)字化轉(zhuǎn)型并非總是一帆風順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進系統(tǒng)，同時應(yīng)對軟件孤島、互聯(lián)網(wǎng)時代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對性地應(yīng)用高性能軟硬件的解決方案。

晶體硅太陽能電池的絲網(wǎng)印刷技術(shù)

生產(chǎn)晶體硅太陽能電池最關(guān)鍵的步驟之一是在硅片的正面和背面制造非常精細的電路，將光生電子導(dǎo)出電池。這個金屬鍍膜工藝通常由絲網(wǎng)印刷技術(shù)來完成——將含有金屬的導(dǎo)電漿料透過絲網(wǎng)網(wǎng)孔壓印在硅片上形成電路或電極。典型的晶體硅太陽能電池從頭到尾整個生產(chǎn)工藝流程中需要進行多次絲網(wǎng)印刷步驟。通常，有兩種不同的工藝分別用于電池正面(接觸線和母線)和背面（電極/鈍化和母線）的絲網(wǎng)印刷?！颈?】表1：晶體硅太陽能電池的制造需要進行多次絲網(wǎng)印刷步驟。應(yīng)用材料公司Baccini產(chǎn)品可以幫助實現(xiàn)綠色框中的步驟。

發(fā)表于：6/7/2010

基于FPGA視頻采集中的I2C總線設(shè)計與實現(xiàn)

隨著科學技術(shù)的發(fā)展和現(xiàn)代戰(zhàn)爭條件的變化，傳統(tǒng)圖像信號提供的單一服務(wù)已遠遠不能滿足現(xiàn)代戰(zhàn)爭的需要。圖像信號由于包含有極其豐富的信息，具有通信效率高、便于記錄、形象逼真、臨場感強等特點，所傳送的信息量遠遠超過其他通信手段，所以得到越來越多的重視。在JPEG2000系統(tǒng)下，視頻采集系統(tǒng)是視頻采集功能的FPGA(現(xiàn)場可編程門陣列)前端系統(tǒng)，是視頻圖像處理、應(yīng)用的前項通道。作為視頻采集系統(tǒng)的重要組成部分I2C(Inter Integrated Circuit)總線，早在20世紀80年代由荷蘭PHILIPS公司研制開發(fā)成功。它是一種簡單、雙向二線制同步串行總線硬件接口。

發(fā)表于：6/7/2010

基于LVDS技術(shù)的實時圖像測試裝置的設(shè)計

針對彈載圖像采集設(shè)備與地面測試臺之間大量實時圖像數(shù)據(jù)高速傳輸?shù)膯栴}，提出了采用LVDS技術(shù)與FPGA相結(jié)合的解決方案，詳細介紹了實時圖像數(shù)據(jù)傳輸部分的硬件組成及工作原理。實驗結(jié)果表明,該方案的數(shù)據(jù)傳輸速度達到20 MB/s，很好地滿足了實時圖像數(shù)據(jù)發(fā)送和接收的速度要求。

發(fā)表于：6/4/2010

恩智浦發(fā)布兩種擁有0.65 mm的行業(yè)最低高度的新2x2 mm無鉛分立封裝

中國上海，2010年6月2日 – 恩智浦半導(dǎo)體（NXP Semiconductors）今天宣布推出兩種擁有0.65 mm的行業(yè)最低高度新2 mm x 2 mm小信號分立無鉛封裝。通過具有良好的熱性能和導(dǎo)電性的無遮蔽散熱片，塑料SMD（表面封裝器件）封裝的使用壽命得到了提高，并提供3引線（SOT1061）和6引線（SOT1118）兩個版本。新產(chǎn)品包括26款FET-KY、雙P通道MOSFET、低VCesat晶體管和肖特基整流器，最高功耗Ptot 2.1 W。該性能大致與行業(yè)標準封裝SOT89（SC-62）相當，但是只占用一半的電路板空間。

發(fā)表于：6/3/2010

LTE系統(tǒng)中轉(zhuǎn)換預(yù)編碼的設(shè)計及實現(xiàn)

在比較已有FFT實現(xiàn)方法的基礎(chǔ)上，提出一種基于FPGA的通用FFT處理器的設(shè)計方案。這種FFT實現(xiàn)結(jié)構(gòu)根據(jù)不同的輸入數(shù)據(jù)長度動態(tài)配置成相應(yīng)的處理器，可以支持多種基數(shù)為2、3、5的FFT計算，硬件資源得到了優(yōu)化，處理速度及數(shù)據(jù)精度滿足LTE系統(tǒng)中SC-FDMA基帶信號的生成要求。

發(fā)表于：6/1/2010

Altium在Altium Designer軟件內(nèi)新增Aldec FPGA仿真技術(shù)

中國北京- 2010年5月31日－ Altium和Aldec日前簽署的OEM協(xié)議中決定將Aldec的FPGA仿真功能添加到Altium Designer軟件中去。

發(fā)表于：5/31/2010

中芯國際和Virage Logic合作65nm低漏電工藝

Virage Logic 公司和中芯國際集成電路有限公司宣布其長期合作伙伴關(guān)系擴展到包括65納米（nanometer）的低漏電（low-leakage）工藝技術(shù)。根據(jù)協(xié)議條款，系統(tǒng)級芯片（SoC）設(shè)計人員將能夠使用 Virage Logic 開發(fā)的，基于中芯國際65納米低漏電工藝的 SiWare存儲器編譯器，SiWare邏輯庫，SiProMIPI 硅知識產(chǎn)權(quán) (IP) 和 IntelliDDR IP。

發(fā)表于：5/31/2010

賽普拉斯為PSoC平臺推出在線設(shè)計社區(qū)

賽普拉斯日前宣布推出一個全新的在線社區(qū)，可為設(shè)計者提供與包括PSoC可編程片上系統(tǒng)等賽普拉斯多種產(chǎn)品相關(guān)的設(shè)計技巧共享、提問和更深入的信息查找。新的賽普拉斯開發(fā)者社區(qū)目前已開通，網(wǎng)址是www.cypress.com/go/community。其中包括了按產(chǎn)品類別區(qū)分、用戶間可以互動的論壇，還有一個視頻庫、賽普拉斯技術(shù)專家的博客入口以及公司Twitter賬戶中的信息。為慶祝這一新社區(qū)的開通，賽普拉斯將在新注冊用戶中舉辦抽獎活動，獎品是每月一臺蘋果iPad。

發(fā)表于：5/31/2010

意法半導(dǎo)體(ST)下一代系統(tǒng)級芯片32nm設(shè)計平臺

意法半導(dǎo)體宣布，針對設(shè)計研發(fā)最先進的網(wǎng)絡(luò)專用集成電路（ASIC）的32nm技術(shù)平臺已正式上市。這款全新32nm系統(tǒng) 級芯片設(shè)計平臺采用意法半導(dǎo)體的32LPH（低功耗高性能）制程，是業(yè)內(nèi)首款采用32nm體硅上實現(xiàn)串行器-解串行器（SerDes） IP。

發(fā)表于：5/31/2010

基于SoPC的通用在線調(diào)試器設(shè)計

本文基于SOPC軟硬件協(xié)調(diào)設(shè)計驗證技術(shù)設(shè)計了一款通用在線調(diào)試器。SOPC技術(shù)將傳統(tǒng)的在線調(diào)試器以芯片形式呈現(xiàn)，采用知識產(chǎn)權(quán)核(IP core)復(fù)用技術(shù)，抽象各種不同架構(gòu)的嵌入式處理器接口，給出支持統(tǒng)一調(diào)試接口的IP core架構(gòu)，提出了基于通用在線調(diào)試器的嵌入式軟件調(diào)試方法。本文介紹了系統(tǒng)架構(gòu)，以及關(guān)鍵子系統(tǒng)的工作原理及其與所處硬件環(huán)境之間的交互，最后對JTAG IP core子系統(tǒng)進行了仿真驗證。

發(fā)表于：5/28/2010