頭條 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新資訊 中芯国际和Virage Logic合作65nm低漏电工艺 Virage Logic 公司和中芯国际集成电路有限公司宣布其长期合作伙伴关系扩展到包括65纳米（nanometer）的低漏电（low-leakage）工艺技术。根据协议条款，系统级芯片（SoC）设计人员将能够使用 Virage Logic 开发的，基于中芯国际65纳米低漏电工艺的 SiWare存储器编译器，SiWare逻辑库，SiProMIPI 硅知识产权 (IP) 和 IntelliDDR IP。 發(fā)表于：2010/5/31 赛普拉斯为PSoC平台推出在线设计社区 赛普拉斯日前宣布推出一个全新的在线社区，可为设计者提供与包括PSoC可编程片上系统等赛普拉斯多种产品相关的设计技巧共享、提问和更深入的信息查找。新的赛普拉斯开发者社区目前已开通，网址是www.cypress.com/go/community。其中包括了按产品类别区分、用户间可以互动的论坛，还有一个视频库、赛普拉斯技术专家的博客入口以及公司Twitter账户中的信息。为庆祝这一新社区的开通，赛普拉斯将在新注册用户中举办抽奖活动，奖品是每月一台苹果iPad。 發(fā)表于：2010/5/31 意法半导体(ST)下一代系统级芯片32nm设计平台 意法半导体宣布，针对设计研发最先进的网络专用集成电路（ASIC）的32nm技术平台已正式上市。这款全新32nm系统 级芯片设计平台采用意法半导体的32LPH（低功耗高性能）制程，是业内首款采用32nm体硅上实现串行器-解串行器（SerDes） IP。 發(fā)表于：2010/5/31 基于SoPC的通用在线调试器设计 本文基于SOPC软硬件协调设计验证技术设计了一款通用在线调试器。SOPC技术将传统的在线调试器以芯片形式呈现，采用知识产权核(IP core)复用技术，抽象各种不同架构的嵌入式处理器接口，给出支持统一调试接口的IP core架构，提出了基于通用在线调试器的嵌入式软件调试方法。本文介绍了系统架构，以及关键子系统的工作原理及其与所处硬件环境之间的交互，最后对JTAG IP core子系统进行了仿真验证。 發(fā)表于：2010/5/28 基于NiosII的视频采集与DVI成像研究及实现 采用FPGA作为视频采集控制和图像处理芯片，配置NiosII软核，在FPGA片内完成图像处理和图像显示控制，简化了硬件电路和软件程序的设计。在FPGA片内编写视频采集时序，并配置NiosII控制软核，模拟视频数据经视频解码芯片输出ITU-RBT.656格式数据送入FPGA，通过时序控制和NiosII软核把视频解码数据依序存储在SSRAM中，并进行裁剪、交织、颜色处理。 發(fā)表于：2010/5/28 安森美半导体推出IPD2工艺技术，结合HighQ™性能和小尺寸，用于便携电子应用 2010年5月27日 – 应用于绿色电子产品的首要高性能、高能效硅方案供应商安森美半导体(ON Semiconductor，美国纳斯达克上市代号：ONNN)推出新的集成无源元件(IPD)工艺技术——IPD2。这新工艺是公司增强既有的HighQ™硅铜(copper on silicon) IPD技术，第二层的铜层厚度仅为5微米(μm)，增强了电感性能，提高了灵活性，配合设计高精度、高性价比的集成无源元件，用于便携电子设备中的射频(RF)系统级封装应用。 發(fā)表于：2010/5/28 基于MSP430和Cyclone II 的网络数据加密实现 通过对整个设计的调试验证，结果满足设计要求。整个系统具有较高的安全性和保密性，可为要求通信安全的网络应用提供一种基于硬件的加密方式，基于FPGA的加密算法设计具有很高的灵活性，如果采用更加先进的加密算法，可进一步提高系统的安全性和保密性。 發(fā)表于：2010/5/28 赛灵思ISE 12开启生产力新时代 ISE 12软件设计套件实现了具有更高设计生产力的功耗和成本的突破性优化。ISE 设计套件首次利用“智能”时钟门控技术，将动态功耗降低多达30%。此外，该新型套件还提供了基于时序的高级设计保存功能、为即插即用设计提供符合AMBA 4 AXI4 规范的IP支持，同时具备第四代部分重配置功能的直观设计流程，可降低多种高性能应用的系统成本。 發(fā)表于：2010/5/27 低码率语音编码MELP的SOPC实现 讨论了低码率语音编码MELP的编解码过程，有效降低了语音编码码率并能使说话者个人语音特征减弱，特别适合需要弱化说话者语音特点的场合。给出了其FPGA的硬件实现框图，据此可进行具体的硬件设计。同时给出了MELP编解码框图，可用于进一步的软件编制。 發(fā)表于：2010/5/27 基于FPGA的RS485接口误码测试仪的设计和实现 介绍了一种基于FPGA的误码测试仪的设计原理、实现过程及调试经验。该误码测试系统使用RS485接口，具有原理简单、接口独特、功能丰富等特点，系统具有较好的可扩展性。 發(fā)表于：2010/5/25 <…471472473474475476477478479480…>
