頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現場可編程門陣列（FPGA）使工程師能夠將具有自定義邏輯的比特流下載到臺式編程器中立即運行，而無需等待數周才能從晶圓廠返回芯片。如果出現錯誤或問題，設備可以在那里重新編程。 最新資訊 Altium在Altium Designer軟件內新增Aldec FPGA仿真技術 中國北京- 2010年5月31日－ Altium和Aldec日前簽署的OEM協議中決定將Aldec的FPGA仿真功能添加到Altium Designer軟件中去。 發(fā)表于：5/31/2010 中芯國際和Virage Logic合作65nm低漏電工藝 Virage Logic 公司和中芯國際集成電路有限公司宣布其長期合作伙伴關系擴展到包括65納米（nanometer）的低漏電（low-leakage）工藝技術。根據協議條款，系統級芯片（SoC）設計人員將能夠使用 Virage Logic 開發(fā)的，基于中芯國際65納米低漏電工藝的 SiWare存儲器編譯器，SiWare邏輯庫，SiProMIPI 硅知識產權 (IP) 和 IntelliDDR IP。 發(fā)表于：5/31/2010 賽普拉斯為PSoC平臺推出在線設計社區(qū) 賽普拉斯日前宣布推出一個全新的在線社區(qū)，可為設計者提供與包括PSoC可編程片上系統等賽普拉斯多種產品相關的設計技巧共享、提問和更深入的信息查找。新的賽普拉斯開發(fā)者社區(qū)目前已開通，網址是www.cypress.com/go/community。其中包括了按產品類別區(qū)分、用戶間可以互動的論壇，還有一個視頻庫、賽普拉斯技術專家的博客入口以及公司Twitter賬戶中的信息。為慶祝這一新社區(qū)的開通，賽普拉斯將在新注冊用戶中舉辦抽獎活動，獎品是每月一臺蘋果iPad。 發(fā)表于：5/31/2010 意法半導體(ST)下一代系統級芯片32nm設計平臺 意法半導體宣布，針對設計研發(fā)最先進的網絡專用集成電路（ASIC）的32nm技術平臺已正式上市。這款全新32nm系統 級芯片設計平臺采用意法半導體的32LPH（低功耗高性能）制程，是業(yè)內首款采用32nm體硅上實現串行器-解串行器（SerDes） IP。 發(fā)表于：5/31/2010 基于SoPC的通用在線調試器設計 本文基于SOPC軟硬件協調設計驗證技術設計了一款通用在線調試器。SOPC技術將傳統的在線調試器以芯片形式呈現，采用知識產權核(IP core)復用技術，抽象各種不同架構的嵌入式處理器接口，給出支持統一調試接口的IP core架構，提出了基于通用在線調試器的嵌入式軟件調試方法。本文介紹了系統架構，以及關鍵子系統的工作原理及其與所處硬件環(huán)境之間的交互，最后對JTAG IP core子系統進行了仿真驗證。 發(fā)表于：5/28/2010 基于NiosII的視頻采集與DVI成像研究及實現 采用FPGA作為視頻采集控制和圖像處理芯片，配置NiosII軟核，在FPGA片內完成圖像處理和圖像顯示控制，簡化了硬件電路和軟件程序的設計。在FPGA片內編寫視頻采集時序，并配置NiosII控制軟核，模擬視頻數據經視頻解碼芯片輸出ITU-RBT.656格式數據送入FPGA，通過時序控制和NiosII軟核把視頻解碼數據依序存儲在SSRAM中，并進行裁剪、交織、顏色處理。 發(fā)表于：5/28/2010 安森美半導體推出IPD2工藝技術，結合HighQ?性能和小尺寸，用于便攜電子應用 2010年5月27日 – 應用于綠色電子產品的首要高性能、高能效硅方案供應商安森美半導體(ON Semiconductor，美國納斯達克上市代號：ONNN)推出新的集成無源元件(IPD)工藝技術——IPD2。這新工藝是公司增強既有的HighQ?硅銅(copper on silicon) IPD技術，第二層的銅層厚度僅為5微米(μm)，增強了電感性能，提高了靈活性，配合設計高精度、高性價比的集成無源元件，用于便攜電子設備中的射頻(RF)系統級封裝應用。 發(fā)表于：5/28/2010 基于MSP430和Cyclone II 的網絡數據加密實現 通過對整個設計的調試驗證，結果滿足設計要求。整個系統具有較高的安全性和保密性，可為要求通信安全的網絡應用提供一種基于硬件的加密方式，基于FPGA的加密算法設計具有很高的靈活性，如果采用更加先進的加密算法，可進一步提高系統的安全性和保密性。 發(fā)表于：5/28/2010 賽靈思ISE 12開啟生產力新時代 ISE 12軟件設計套件實現了具有更高設計生產力的功耗和成本的突破性優(yōu)化。ISE 設計套件首次利用“智能”時鐘門控技術，將動態(tài)功耗降低多達30%。此外，該新型套件還提供了基于時序的高級設計保存功能、為即插即用設計提供符合AMBA 4 AXI4 規(guī)范的IP支持，同時具備第四代部分重配置功能的直觀設計流程，可降低多種高性能應用的系統成本。 發(fā)表于：5/27/2010 低碼率語音編碼MELP的SOPC實現 討論了低碼率語音編碼MELP的編解碼過程，有效降低了語音編碼碼率并能使說話者個人語音特征減弱，特別適合需要弱化說話者語音特點的場合。給出了其FPGA的硬件實現框圖，據此可進行具體的硬件設計。同時給出了MELP編解碼框圖，可用于進一步的軟件編制。 發(fā)表于：5/27/2010 ?…469470471472473474475476477478…?
