123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

適于底層協(xié)議棧開發(fā)的數(shù)據(jù)采集與仿真系統(tǒng)

針對數(shù)字通信系統(tǒng)中底層協(xié)議棧開發(fā)過程中處理數(shù)據(jù)量大，出現(xiàn)問題不易再現(xiàn)、難于追蹤的問題，設(shè)計了一種專門用于底層協(xié)議棧開發(fā)的高速數(shù)據(jù)采集、仿真系統(tǒng)。系統(tǒng)采用USB總線作為高速數(shù)據(jù)通路，使用FPGA進行格式轉(zhuǎn)換及數(shù)據(jù)緩沖。論述了仿真系統(tǒng)的工作原理和系統(tǒng)框架，分析了數(shù)據(jù)轉(zhuǎn)換、解析的流程，給出了系統(tǒng)仿真的一般模式。

發(fā)表于：5/6/2010

基于FPGA的多路正弦波信號發(fā)生器專用芯片設(shè)計

基于開源思想與SOPC技術(shù)，采用32位開源軟核處理器OR1200和開源軟核DDS，在FPGA上實現(xiàn)了頻率、相位可預(yù)置并且可調(diào)的3路正弦波信號發(fā)生器專用芯片的設(shè)計。該專用芯片基于OR1200固化專用程序?qū)崿F(xiàn)，通過UART傳輸控制數(shù)據(jù)，可同時控制3路正弦波的產(chǎn)生，其頻率范圍為1 Hz~100 MHz，步進頻率為1 Hz，相位范圍為0°~359°。設(shè)計方案在DE2-70開發(fā)板上進行了實際驗證，證明了設(shè)計的正確性和可行性。

發(fā)表于：5/6/2010

賽靈思ISE 12設(shè)計套件用智能時鐘門控技術(shù)降低動態(tài)功耗30% 開啟新的生產(chǎn)力時代

全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）日前推出ISE® 12軟件設(shè)計套件，實現(xiàn)了具有更高設(shè)計生產(chǎn)力的功耗和成本的突破性優(yōu)化。ISE 設(shè)計套件首次利用“智能”時鐘門控技術(shù)，將動態(tài)功耗降低多達30%。此外，該新型套件還提供了基于時序的高級設(shè)計保存功能、為即插即用設(shè)計提供符合AMBA 4 AXI4 規(guī)范的IP支持，同時具備第四代部分重配置功能的直觀設(shè)計流程，可降低多種高性能應(yīng)用的系統(tǒng)成本。

發(fā)表于：5/5/2010

德州儀器進一步提高模擬產(chǎn)能

德州儀器 (TI) 宣布，近期從奇夢達（Qimonda）北美公司與奇夢達（Qimonda）德國德累斯頓公司成功購買100 多套工具，為滿足客戶需求TI再次擴展模擬制造產(chǎn)能。

發(fā)表于：5/4/2010

基于FPGA的高速HIL仿真器實現(xiàn)電機控制器測試

基于FPGA而設(shè)計的高速HIL仿真器來實現(xiàn)電機控制器測試。電機驅(qū)動仿真器包括DC電壓源、逆變器橋路以及電機。我們支持永磁同步電機(PMSM)及無刷DC電機(BLDC)。

發(fā)表于：4/30/2010

2009年中國IC市場規(guī)模5676.0億元，首次出現(xiàn)負(fù)增長

2009年中國IC市場規(guī)模5676.0億元，市場下滑5.0% 　　2009年全球半導(dǎo)體市場規(guī)模2263.1億美元，在金融危機的影響下，市場同比下滑9.0%，增長率是2001年互聯(lián)網(wǎng)泡沫破滅以來的最低值，從5年發(fā)展周期來看，2005－2009年全球半導(dǎo)體市場復(fù)合增長率為-0.1%，市場發(fā)展連續(xù)多年處于低迷期。

發(fā)表于：4/30/2010

基于Cypress PSoC的防高壓電容測量方案

介紹了一種基于賽普拉斯的8位PSoC芯片為核心，具有高精度，寬量程，耐高壓的電容測量解決方案。PSoC是Cypress半導(dǎo)體有限公司生產(chǎn)的的可編程片上系統(tǒng)芯片。它主要由8位微處理器，可編程模擬模塊和數(shù)字模塊，外加可編程恒流源(IDAC)，I2C，F(xiàn)lash,SRAM等周邊外圍模塊組成

發(fā)表于：4/30/2010

嵌入式系統(tǒng)的顯卡方案設(shè)計

介紹具有面向微處理器的通用接口顯卡系統(tǒng)，可使低速微處理器輕松驅(qū)動高分辨率顯示器，且占用微處理器的時間極少。該方案以DDR SDRAM為顯存存儲圖像數(shù)據(jù)，以FPGA為核心，控制并讀/寫顯存中的數(shù)據(jù)，并將顯存中的數(shù)據(jù)同步到液晶屏的驅(qū)動時鐘下，形成持續(xù)的數(shù)據(jù)流，同時輸出控制信號控制液晶屏的驅(qū)動，嵌入式微處理器僅需要在改變圖像時輸出數(shù)據(jù)，而不需持續(xù)輸出驅(qū)動信號和數(shù)據(jù)流，從而大大降低嵌入式處理器的驅(qū)動負(fù)擔(dān)。

發(fā)表于：4/28/2010

基于FPGA的μC/OS-II任務(wù)管理硬件設(shè)計

針對實時操作系統(tǒng)的開銷導(dǎo)致應(yīng)用程序可執(zhí)行性降低的問題，提出了基于FPGA的硬件實時操作系統(tǒng)設(shè)計方案，并實現(xiàn)了μC/OS-II任務(wù)管理模塊的硬件化。通過設(shè)計基于片內(nèi)寄存器的TCB及基于組合電路的任務(wù)調(diào)度器，充分發(fā)揮了多任務(wù)潛在的并行性。整個設(shè)計采用VHDL硬件描述語言，通過ISE 8.2軟件進行時序仿真驗證，并使用Xilinx公司的Virtex-II Pro FPGA板實現(xiàn)。

發(fā)表于：4/27/2010

SoPC技術(shù)在圖像采集和處理系統(tǒng)中的應(yīng)用設(shè)計

對基于FPGA以及NIOS的圖像采集與處理系統(tǒng)進行了深入研究，在完成硬件實驗平臺設(shè)計的基礎(chǔ)上，完成了嵌入式操作系統(tǒng)的移植及應(yīng)用程序的設(shè)計。以PDF417二維條碼的識別為例，對識別過程及識別算法進行研究，并對所設(shè)計的系統(tǒng)進行測試，達到了較好的識別效果。

發(fā)表于：4/27/2010