意法半導(dǎo)體(ST)下一代系統(tǒng)級(jí)芯片32nm設(shè)計(jì)平臺(tái)
針對(duì)設(shè)計(jì)研發(fā)最先進(jìn)的網(wǎng)絡(luò)專用集成電路（ASIC）
2010-05-31
意法半導(dǎo)體宣布，針對(duì)設(shè)計(jì)研發(fā)最先進(jìn)的網(wǎng)絡(luò)專用集成電路（ASIC）的32nm技術(shù)平臺(tái)已正式上市。這款全新32nm系統(tǒng)級(jí)芯片設(shè)計(jì)平臺(tái)采用意法半導(dǎo)體的32LPH（低功耗高性能）制程，是業(yè)內(nèi)首款采用32nm體硅上實(shí)現(xiàn)串行器-解串行器（SerDes） IP。
實(shí)現(xiàn)晶圓面積大于200mm2的超大ASIC設(shè)計(jì)，意法半導(dǎo)體全新的32nm 32LPH ASIC設(shè)計(jì)平臺(tái)可實(shí)現(xiàn)前所未有的高性能、高復(fù)雜性以及低功耗，同時(shí)降低每個(gè)功能模塊的尺寸。該平臺(tái)可加快針對(duì)企業(yè)交換機(jī)、路由器、服務(wù)器以及光交換機(jī)和無線基礎(chǔ)設(shè)施等高性能應(yīng)用的下一代網(wǎng)絡(luò)ASIC芯片的研發(fā)速度。
意法半導(dǎo)體部門副總裁兼網(wǎng)絡(luò)與存儲(chǔ)產(chǎn)品部總經(jīng)理Riccardo Ferrari表示：“隨著32LPH設(shè)計(jì)平臺(tái)的推出，意法半導(dǎo)體實(shí)現(xiàn)了下一代通信基礎(chǔ)設(shè)施的應(yīng)用概念，新一代通信基礎(chǔ)設(shè)施需要高集成度ASIC芯片以滿足不斷提高的性能要求，同時(shí)達(dá)到降低功耗和提高硅片集成度的挑戰(zhàn)性目標(biāo)?？蛻魧?duì)這個(gè)贏得重要設(shè)計(jì)的平臺(tái)展現(xiàn)出濃厚的興趣，使我們對(duì)平臺(tái)的前景更充滿信心。”
意法半導(dǎo)體SerDes IP模塊S12是一款擁有知識(shí)產(chǎn)權(quán)的關(guān)鍵器件，并已向幾家主要客戶成功展示。S12 IP模塊對(duì)于研發(fā)網(wǎng)絡(luò)ASIC芯片有關(guān)鍵性的影響，在網(wǎng)絡(luò)設(shè)備設(shè)計(jì)內(nèi)實(shí)現(xiàn)芯片對(duì)芯片、芯片對(duì)模塊以及模塊對(duì)背板的通信。
意法半導(dǎo)體技術(shù)研發(fā)部副總裁兼中央CAD與設(shè)計(jì)解決方案總經(jīng)理Philippe Magarshack表示：“意法半導(dǎo)體率先在通信基礎(chǔ)設(shè)施市場(chǎng)上推出采用32nm體硅制程技術(shù)的完整設(shè)計(jì)平臺(tái)，包括下一代可預(yù)測(cè)ASIC的自上而下設(shè)計(jì)方法，以及一套經(jīng)驗(yàn)證的IP，包括SerDes 和嵌入式DRAM，這些都是意法半導(dǎo)體在上一代技術(shù)制程的多年研發(fā)成果。32LPH平臺(tái)需通過低功耗技術(shù)技術(shù)滿足網(wǎng)絡(luò)應(yīng)用的高性能要求，同時(shí)擁有規(guī)模制造的成本效益，意法半導(dǎo)體法國(guó)Crolles技術(shù)研發(fā)中心對(duì)加快平臺(tái)研發(fā)進(jìn)度有很大貢獻(xiàn)。此外，我們與EDA（電子設(shè)計(jì)自動(dòng)化）廠商攜手為網(wǎng)絡(luò)設(shè)備廠商提供可預(yù)測(cè)的ASIC研發(fā)周期，包括快速虛擬物理層原型設(shè)計(jì)和32nm級(jí)時(shí)序、信號(hào)以及功率的一致性測(cè)試分析。”
采用意法半導(dǎo)體的 32LPH制程技術(shù)的首款A(yù)SIC原型預(yù)計(jì)于2011年初上市，并于2011年下半年開始量產(chǎn)。
詳細(xì)技術(shù)信息
意法半導(dǎo)體針對(duì)網(wǎng)絡(luò)應(yīng)用的32LPH（低功耗高性能）設(shè)計(jì)平臺(tái)可支持多達(dá)10個(gè)金屬層，以提高芯片布線效率。該平臺(tái)基于ISDA聯(lián)盟框架協(xié)議內(nèi)開發(fā)的 32nm 高K金屬柵工藝，同時(shí)整合意法半導(dǎo)體獨(dú)有的專用IP和單元，如密度達(dá)10-Mbit/mm2的嵌入式DRAM和三重內(nèi)容尋址存儲(chǔ)器 （TCAM）。
正常情況下，一個(gè)SerDes（串行器-解串行器）要在一顆ASIC單芯片內(nèi)整合多次以上（通常達(dá)200次）。該模塊可實(shí)現(xiàn)以下串行通信：
同一印刷電路板上的IC或ASIC之間的通信（芯片對(duì)芯片）；
用于連接遙控設(shè)備的ASIC和光纖模塊的通信 （芯片到模塊）；
ASIC和物理層接口模塊（芯片到模塊）；
ASIC和系統(tǒng)背板——背板是設(shè)備內(nèi)部裝有各種系統(tǒng)板卡的物理機(jī)架。
S12 IP基于意法半導(dǎo)體經(jīng)驗(yàn)證的SerDes架構(gòu)，可擴(kuò)展至8條 12.5-Gbit/s收發(fā)（Tx/Rx）通道。S12設(shè)計(jì)優(yōu)化封裝面積，可使用倒裝片BGA封裝。意法半導(dǎo)體將很快推出傳輸速度高達(dá)14-Gbit/s的 S14 IP。
本站內(nèi)容除特別聲明的原創(chuàng)文章之外，轉(zhuǎn)載內(nèi)容只為傳遞更多信息，并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題，請(qǐng)及時(shí)通過電子郵件或電話通知我們，以便迅速采取適當(dāng)措施，避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話：010-82306118；郵箱：aet@chinaaet.com。