《電子技術應用》
您所在的位置:首頁 > 嵌入式技術 > 新品快遞 > Synopsys數(shù)字和模擬定制設計平臺通過TSMC 5nm工藝技術認證

Synopsys數(shù)字和模擬定制設計平臺通過TSMC 5nm工藝技術認證

2018-05-24
關鍵詞: Synopsys TSMC 工藝技術

  全球第一大芯片自動化設計解決方案提供商及全球第一大芯片接口IP供應商、信息安全和軟件質量的全球領導者Synopsys(NASDAQ: SNPS)近日宣布, Synopsys 設計平臺獲得TSMC最新版且最先進的5nm工藝技術認證,可用于客戶先期設計。通過與TSMC的早期密切協(xié)作,IC Compiler ? II 的布局及布線解決方案采用下一代布局和合法化技術,最大限度地提高可布線性和總體設計利用率。借助重要的設計技術協(xié)同優(yōu)化工作,通過使用PrimeTime?Signoff和StarRC?提取技術實現(xiàn)ECO閉合,IC Compiler II 實現(xiàn)了對高度緊湊的單元庫的支持。對于TSMC 5nm極紫外光刻(EUV)技術來說,通過部署非缺省規(guī)則處理和布線層優(yōu)化的通用技術,最大限度地提高了寄生優(yōu)化的新機會,從而創(chuàng)建出高度收斂的RTL-to-GDSII實現(xiàn)方案。

  PrimeTime時序分析和Signoff認證解決方案中的先進技術,已擴展到整個數(shù)字實現(xiàn)平臺,以實現(xiàn)面向TSMC 5nm工藝節(jié)點的快速增長市場的差異化設計。PrimeTime中的參數(shù)化片上偏差 (POCV) 分析得到了加強,可精確獲取由于工藝縮放和低電壓運行而導致的非線性變化,而這些手段過去常用于實現(xiàn)上述目標應用的能源效率。

  TSMC 5nm認證還包括IC Validator物理驗證Signoff,支持DRC、LVS和金屬填充。TSMC發(fā)布設計規(guī)則的同時也發(fā)布運行集。TSMC和 Synopsys 之間的深度技術合作可實現(xiàn)先進的工藝特性,如新的多網(wǎng)格填充優(yōu)化和LVS雙層次抽取。

  為了加速可靠的模擬定制和數(shù)?;旌闲盘栐O計, HSPICE?仿真器以及 CustomSim?和 FineSim? FastSPICE 仿真器也都進行了優(yōu)化,可支持TSMC 5nm FinFET工藝。該解決方案結合CustomSim先進的IR/EM 可靠性分析能力,加快了AMS驗證,以支持可靠的AMS設計。

  TSMC設計基礎架構營銷事業(yè)部資深處長Suk Lee表示: “我們與Synopsys在5nm工藝的合作可以為客戶在設計過程中帶來更高性能和更低功耗。為幫助客戶在5nm工藝技術的支持下實現(xiàn)目標PPA,TSMC和Synopsys一直在廣泛的設計風格上展開合作,以推動并讓設計性能實現(xiàn)最大化?!?/p>

  Synopsys設計事業(yè)群營銷和業(yè)務開發(fā)副總裁Michael Jackson表示:“考慮到5nm工藝技術在規(guī)則和進步方面的復雜性,我們必須進一步提早開始與TSMC的合作周期。此外,我們還必須提早開始與早期5nm技術采用者的接觸。新工藝節(jié)點正在以前所未有的速度引入,我們與TSMC的合作確保了企業(yè)設計人員能夠在新節(jié)點上滿懷信心地設計,同時最大限度地提高他們的投資回報?!?/p>

  TSMC可提供Synopsys Design Platform技術文件、庫和寄生參數(shù),以便在5nm技術工藝中進行先期設計。獲得TSMC 5nm FinFET工藝認證的 Synopsys Design Platform的主要產(chǎn)品和特點包括:

  ·IC Compiler II 布局和布線: 全自動、全著色布線及抽取支持,下一代布局和合法化技術以減少單元占板面積縮小,實現(xiàn)高設計利用率的高級合法化和引腳訪問建模,以及實現(xiàn)通孔柱技術的流量部署,最大限度提高性能和器件產(chǎn)量;

  ·PrimeTime Signoff時間:低電壓的高級建模;

  ·StarRC Signoff提?。篎inFET 器件擴展的高級建模;

  ·IC Validator物理驗證Signoff: 同時開發(fā)DRC、LVS和填充運行集,TSMC發(fā)布設計規(guī)則的同時也發(fā)布DRC 運行集;

  ·HSPICE,CustomSim和FineSim仿真解決方案: 采用Monte Carlo功能支持的FinFET 器件建模;提供精確電路仿真結果,可實現(xiàn)模擬、邏輯、高頻和SRAM設計;

  ·Custom Compiler?自定義設計:支持TSMC 5nm新版圖設計規(guī)則;

  ·NanoTime自定義時序分析:基于高級轉換的POCV變量分析和增強信號完整性分析,優(yōu)化嵌入式SRAM和自定義宏的入侵處理;

  ·ESP 自定義功能驗證: 用于 SRAM、宏和庫單元設計的晶體管級形式化等價性驗證;

  ·CustomSim可靠性分析:用于高級 EM規(guī)則支持的精確動態(tài)晶體管級 IR/EM 分析。


本站內容除特別聲明的原創(chuàng)文章之外,轉載內容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng)文章及圖片等內容無法一一聯(lián)系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。