摘  要: 介紹在QUATUSII環(huán)境下，采用FPGA可編程邏輯器件開(kāi)發(fā)的電子密碼鎖，并利用狀態(tài)機(jī)（FSM）實(shí)現(xiàn)鍵盤(pán)消抖及系統(tǒng)主控模塊的行為控制，從實(shí)際工程設(shè)計(jì)角度闡述了系統(tǒng)所有模塊及其工作原理、軟件設(shè)計(jì)方法，提出了系統(tǒng)設(shè)計(jì)注意要點(diǎn)。研制中對(duì)主要模塊的程序進(jìn)行了仿真，并對(duì)整機(jī)系統(tǒng)進(jìn)行了實(shí)測(cè)，表明其功能滿(mǎn)足設(shè)計(jì)要求。
關(guān)鍵詞： 密碼鎖; 狀態(tài)機(jī); FPGA; VHDL; QUATUSII

    隨著社會(huì)物質(zhì)財(cái)富的日益增長(zhǎng)，安全防盜已成為人們所關(guān)注的焦點(diǎn)。然而傳統(tǒng)機(jī)械彈子鎖安全性低，密碼量少且需時(shí)刻攜帶鑰匙使其無(wú)法滿(mǎn)足一些特定場(chǎng)合的應(yīng)用要求,特別是在人員經(jīng)常變動(dòng)的公共場(chǎng)所，如辦公室、賓館、汽車(chē)、銀行柜員機(jī)等地方。由于電子密碼鎖具有語(yǔ)音提示、防盜報(bào)警、易于系統(tǒng)升級(jí)與功能擴(kuò)展的優(yōu)勢(shì)，越來(lái)越受到人們的青睞。目前使用的電子密碼鎖主要有兩個(gè)方案：一是基于單片機(jī)用分立元件實(shí)現(xiàn)的，二是通過(guò)現(xiàn)代人體生物特征識(shí)別技術(shù)實(shí)現(xiàn)的，前者電路較復(fù)雜且靈活性差，無(wú)法滿(mǎn)足應(yīng)用要求；后者有其先進(jìn)性但需考慮成本和安全性等諸多因素?；诖?，本文設(shè)計(jì)了一種新型電子密碼鎖，采用FPGA芯片，利用先進(jìn)的EDA技術(shù)、ALTERA公司的QUATUSII軟件開(kāi)發(fā)平臺(tái)進(jìn)行設(shè)計(jì)。系統(tǒng)采用VHDL硬件編程語(yǔ)言對(duì)系統(tǒng)建模，并利用狀態(tài)機(jī)(FSM)實(shí)現(xiàn)對(duì)消抖電路及主控模塊的設(shè)計(jì)[1]。
1 系統(tǒng)功能描述
    本設(shè)計(jì)主要實(shí)現(xiàn)以下六個(gè)功能：
    (1)初始密碼設(shè)置:系統(tǒng)上電后輸入4位數(shù)字并按“*”后密碼設(shè)置成功系統(tǒng)進(jìn)入上鎖狀態(tài)。為了實(shí)際需要，系統(tǒng)另設(shè)置了一個(gè)4位數(shù)的優(yōu)先級(jí)密碼，當(dāng)用戶(hù)忘記密碼或被他人更改密碼后，可以用優(yōu)先級(jí)密碼清除所設(shè)密碼。
    (2)密碼更改：為了密碼安全及避免誤操作，只能在開(kāi)鎖狀態(tài)下先輸入舊密碼后才能更改系統(tǒng)密碼，然后輸入4位新密碼后按“*”。
    (3)解鎖：輸入密碼或優(yōu)先級(jí)密碼后按“#”，系統(tǒng)即解鎖。
    (4)密碼保護(hù)：密碼輸入錯(cuò)誤時(shí)，系統(tǒng)自動(dòng)記錄一次錯(cuò)誤輸入，當(dāng)錯(cuò)誤輸入次數(shù)等于3次時(shí)，系統(tǒng)報(bào)警并使鍵盤(pán)失效5分鐘，以免密碼被盜。
    (5)清除輸入錯(cuò)誤：當(dāng)輸入數(shù)位小于4位時(shí)可以按“*”清除前面所有的輸入值，清除為“0000”。
    (6)系統(tǒng)復(fù)位：按“*”和“#”后系統(tǒng)即復(fù)位到初始狀態(tài)?？紤]到實(shí)際情況，系統(tǒng)只在密碼更改狀態(tài)和系統(tǒng)初始狀態(tài)下才能復(fù)位。
2 系統(tǒng)設(shè)計(jì)思路
    本文采用自頂向下的模塊化設(shè)計(jì)方法，先對(duì)系統(tǒng)級(jí)進(jìn)行功能描述，再進(jìn)行功能模塊的劃分，最后分別對(duì)各個(gè)子模塊進(jìn)行VHDL建模。所設(shè)計(jì)的電子密碼鎖系統(tǒng)結(jié)構(gòu)如圖1所示。  

2.1 時(shí)鐘產(chǎn)生模塊
    此模塊主要功能是產(chǎn)生時(shí)鐘信號(hào)和鍵盤(pán)掃描信號(hào)。主要產(chǎn)生三個(gè)時(shí)鐘信號(hào)(16 Hz、64 Hz、100 kHz)，分別為系統(tǒng)各個(gè)功能模塊提供時(shí)鐘驅(qū)動(dòng)信號(hào)。其中鍵盤(pán)掃描模塊包括在時(shí)鐘產(chǎn)生模塊中，用來(lái)產(chǎn)生掃描信號(hào)。由于要產(chǎn)生多個(gè)時(shí)鐘信號(hào)，因此該模塊的VHDL程序分別用三個(gè)進(jìn)程來(lái)處理。
　密碼輸入一般采用機(jī)械式和觸摸式兩種鍵盤(pán)。由于機(jī)械式鍵盤(pán)具有成本低、結(jié)構(gòu)簡(jiǎn)單、可靠性高、應(yīng)用廣泛等優(yōu)點(diǎn)，本設(shè)計(jì)采用機(jī)械式3×4鍵盤(pán)矩陣。其按鍵分布及鍵值編碼如圖2所示。其中‘*’、‘#’為多功能組合鍵。鍵盤(pán)掃描電路用來(lái)產(chǎn)生掃描信號(hào)KH[3..0]，其按照1110-1101-1011-0111...的規(guī)律循環(huán)變化,并通過(guò)KC[2..0]來(lái)檢測(cè)是否有鍵按下。例如，當(dāng)掃描信號(hào)為1011時(shí),鍵6、7、8所對(duì)應(yīng)的行為低電平，此時(shí)若8鍵被按下，則KC2為低電平，KC[2..0]輸出為011。如果沒(méi)有鍵被按下，則KC[2..0]輸出為111。其他鍵也是類(lèi)似原理。特別值得注意的是鍵盤(pán)掃描電路掃描時(shí)鐘的確立，如果掃描時(shí)鐘不合適，將產(chǎn)生鍵按下時(shí)反應(yīng)太慢，或KC[2..0]產(chǎn)生錯(cuò)誤的輸出。一般為20 Hz，本設(shè)計(jì)通過(guò)實(shí)驗(yàn)證明掃描時(shí)鐘取16 Hz較為合適。

2．2 按鍵消抖模塊
    本設(shè)計(jì)采用機(jī)械鍵盤(pán)，其缺點(diǎn)是易產(chǎn)生抖動(dòng)，因此鍵盤(pán)輸出KC[2..0]必須經(jīng)過(guò)消抖電路后才能加入到鍵盤(pán)編碼模塊，以避免多次識(shí)別。此模塊采用狀態(tài)機(jī)設(shè)計(jì)，其狀態(tài)轉(zhuǎn)換圖如圖3所示。只有當(dāng)連續(xù)檢測(cè)到3次低電平輸入，模塊才輸出一次低電平。消抖電路的時(shí)鐘選擇很關(guān)鍵，選擇不當(dāng)則不能正常工作。因?yàn)殒I盤(pán)掃描電路的時(shí)鐘是16 Hz且掃描信號(hào)為4組循環(huán)輸出，所以消抖電路要能夠在4個(gè)鍵盤(pán)掃描時(shí)鐘內(nèi)檢測(cè)出是否有鍵按下就必須設(shè)置其時(shí)鐘信號(hào)至少為鍵盤(pán)掃描時(shí)鐘的4倍。本設(shè)計(jì)采用64 Hz作為消抖模塊的時(shí)鐘驅(qū)動(dòng)信號(hào)，實(shí)驗(yàn)證明能達(dá)到設(shè)計(jì)要求。

2.3 鍵盤(pán)編碼模塊
    上述的鍵盤(pán)中可分為數(shù)字鍵和功能鍵，其中數(shù)字鍵用來(lái)輸入數(shù)字，但鍵盤(pán)所產(chǎn)生的信號(hào)KC[2..0]并不能直接用于鍵盤(pán)輸入處理模塊，因此必須由鍵盤(pán)編碼電路對(duì)數(shù)字按鍵的輸出形式進(jìn)行規(guī)劃。同時(shí)多功能鍵‘*’、‘#’也分別被規(guī)劃為“1010”和“1011”。另外，在系統(tǒng)規(guī)劃時(shí)，也將系統(tǒng)復(fù)位電路規(guī)劃在此模塊內(nèi)，復(fù)位信號(hào)是由鍵盤(pán)編碼模塊和系統(tǒng)主控模塊輸出的系統(tǒng)復(fù)位輔助信號(hào)mm共同作用產(chǎn)生，從而實(shí)現(xiàn)只能在密碼更改狀態(tài)和系統(tǒng)初始狀態(tài)下才能進(jìn)行系統(tǒng)復(fù)位，確保系統(tǒng)安全可靠。
2.4 按鍵輸入處理模塊
    按鍵輸入處理模塊用來(lái)儲(chǔ)存每次按鍵產(chǎn)生的值，以免覆蓋前面輸入的數(shù)據(jù)，此模塊使用串行移位寄存器對(duì)依次輸入的4位十進(jìn)制數(shù)字進(jìn)行存儲(chǔ)。按鍵輸入超過(guò)4位時(shí)，后面的輸入將被忽略。
2.5 顯示模塊
    為了節(jié)省I/O管腳和芯片內(nèi)部資源，本設(shè)計(jì)采用動(dòng)態(tài)掃描的方法進(jìn)行顯示。模塊用100 kHz時(shí)鐘信號(hào)和人眼的視覺(jué)暫留效應(yīng)使4位數(shù)碼管看起來(lái)像是同時(shí)點(diǎn)亮。圖4是根據(jù)VHDL代碼所繪制的顯示模塊框圖。其中多路數(shù)據(jù)選擇器是由按鍵次數(shù)（NC）控制選擇哪一個(gè)數(shù)碼管和哪一組輸入數(shù)據(jù)。

2.6 系統(tǒng)主控模塊
    此模塊是系統(tǒng)的核心控制模塊，系統(tǒng)的所有控制行為都是由它完成的，采用狀態(tài)機(jī)（FSM）來(lái)描述系統(tǒng)的控制行為。由于多進(jìn)程編程狀態(tài)機(jī)的輸出是由組合電路發(fā)出的，因此在一些特定情況下容易產(chǎn)生毛刺現(xiàn)象。如果這些輸出信號(hào)被用作時(shí)鐘信號(hào)，則極易產(chǎn)生錯(cuò)誤的驅(qū)動(dòng)。因此本設(shè)計(jì)采用單進(jìn)程來(lái)實(shí)現(xiàn)狀態(tài)機(jī)，其優(yōu)勢(shì)是由時(shí)序器件同步輸出，輸出信號(hào)不會(huì)出現(xiàn)毛刺現(xiàn)象，從而很好地避免了競(jìng)爭(zhēng)冒險(xiǎn)的發(fā)生。缺點(diǎn)是與多進(jìn)程狀態(tài)機(jī)相比，輸出信號(hào)要晚一個(gè)時(shí)鐘周期[2]。通過(guò)反復(fù)試驗(yàn)在VHDL編程時(shí)將輸出信號(hào)與狀態(tài)轉(zhuǎn)換同步進(jìn)行，從而很好地解決了輸出信號(hào)滯后的問(wèn)題。圖5為主控模塊的狀態(tài)轉(zhuǎn)換圖。其中S0為系統(tǒng)上電初始化狀態(tài)，也是系統(tǒng)復(fù)位后所轉(zhuǎn)入的狀態(tài)。此狀態(tài)下系統(tǒng)未設(shè)置密碼。本設(shè)計(jì)設(shè)置S0狀態(tài)的另一主要原因是考慮到一個(gè)完備的狀態(tài)機(jī)(健壯性強(qiáng))應(yīng)該具備初始化狀態(tài)和默認(rèn)狀態(tài)。當(dāng)芯片加電或者復(fù)位后，狀態(tài)機(jī)應(yīng)該能夠自動(dòng)將所有判斷條件復(fù)位，并進(jìn)入初始化狀態(tài)。但需要強(qiáng)調(diào)的是，大多數(shù)FPGA有GSR(Global Set/Reset)信號(hào)，當(dāng)FPGA加電后，GSR信號(hào)拉高，對(duì)所有的寄存器，RAM等單元復(fù)位/置位，這時(shí)配置于FPGA的邏輯并未生效；不能保證正確地進(jìn)入初始化狀態(tài)。所以使用GSR企圖進(jìn)入FPGA的初始化狀態(tài)，常常會(huì)產(chǎn)生種種不必要的麻煩[3]。S1為上鎖狀態(tài)，S2為解鎖狀態(tài)，S3為解鎖錯(cuò)誤次數(shù)記錄狀態(tài)，S4為系統(tǒng)報(bào)警狀態(tài)，S5為開(kāi)鎖狀態(tài)，S6為密碼更改狀態(tài)。以S5狀態(tài)為例給出S5狀態(tài)的VHDL代碼:
    When s5=>
        clr_nc<=‘0’;
        MMA<=‘0’;
        ED<=‘1’;
        EA<=‘1’;
        EB<=‘1’;
        alarma<=‘0’;
        unen_keya<=‘0’;
        if NC=4 and keyout_fun="1011" then
            if REGS=ACC or PW=ACC then
                states<=s1;
                clr_nc<=‘1’;
            else
                clr_nc<=‘1’;
            end if;
        elsif NC=4 and keyout_fun="1010" then
        --transfer to the state of changing PW-
            if REGS=ACC or REGS<=PW then
        --after entering the right previous PW.
            states<=s6;
            clr_nc<=‘1’;
        else
            clr_nc<=‘1’;
        end if;
    end if;

3 主要功能模塊的仿真
    圖6是鍵盤(pán)編碼模塊的時(shí)序仿真圖。其中信號(hào)mm是主控模塊，用來(lái)限制復(fù)位條件，即只在S0和S6狀態(tài)下產(chǎn)生復(fù)位信號(hào)RR；信號(hào)rst_key和unen_key共同控制鍵盤(pán)，也是來(lái)自主控模塊；sn是模塊輸出信號(hào)，為高電平時(shí)表示有數(shù)字鍵被按下；sf為高電平時(shí)表示有功能鍵被按下。從仿真圖上可知，模塊設(shè)計(jì)滿(mǎn)足要求。

　圖7是主控模塊的時(shí)序仿真圖。其中信號(hào)NC等于4表示連續(xù)輸入了4個(gè)數(shù)字，信號(hào)nn記錄密碼輸入錯(cuò)誤次數(shù)。由圖可知，系統(tǒng)初始狀態(tài)為S0，設(shè)置密碼后為S1，經(jīng)過(guò)3次輸入錯(cuò)誤的密碼時(shí)系統(tǒng)進(jìn)入S4，再輸入密碼后返回S1。在S1時(shí)輸入密碼后經(jīng)過(guò)S2進(jìn)入開(kāi)鎖狀態(tài)S5，再輸入密碼后則進(jìn)入密碼更改狀態(tài)S6，然后設(shè)置新密碼，設(shè)置成功后返回S1，滿(mǎn)足系統(tǒng)設(shè)計(jì)要求。在S6時(shí)，系統(tǒng)新密碼要在S5轉(zhuǎn)入S6后的下一時(shí)鐘上升沿時(shí)才被系統(tǒng)接受，這主要是因?yàn)樵赟5轉(zhuǎn)S6狀態(tài)時(shí)需要輸入舊密碼或優(yōu)先級(jí)密碼進(jìn)行確認(rèn)的原故。在工程實(shí)踐中，考慮到實(shí)際按鍵要比系統(tǒng)時(shí)鐘慢，所以在此期間，不可能輸入4位數(shù)字,因而系統(tǒng)不會(huì)出現(xiàn)密碼遺漏的問(wèn)題。而其他狀態(tài)下，輸出信號(hào)與狀態(tài)轉(zhuǎn)換是一致的，這樣就克服了輸出信號(hào)比多進(jìn)程晚一個(gè)時(shí)鐘周期的缺點(diǎn)。

    本文介紹了在FPGA可編程邏輯器件上利用狀態(tài)機(jī)（FSM）實(shí)現(xiàn)的電子密碼鎖，從實(shí)際工程設(shè)計(jì)角度闡述了其工作原理、系統(tǒng)結(jié)構(gòu)、軟件設(shè)計(jì)方法、系統(tǒng)調(diào)試及設(shè)計(jì)注意點(diǎn)。實(shí)現(xiàn)了對(duì)密碼設(shè)置、密碼更改、上鎖、解鎖、密碼防盜報(bào)警等功能。文中對(duì)主要模塊的程序進(jìn)行了時(shí)序仿真，并在FPGA（EP1C6Q240C8）上下載實(shí)現(xiàn)，仿真與實(shí)測(cè)結(jié)果都表明該密碼鎖滿(mǎn)足功能設(shè)計(jì)要求，且系統(tǒng)工作穩(wěn)定。此電子密碼鎖是以實(shí)際需求為出發(fā)點(diǎn)來(lái)完成研制的，具有很好的實(shí)用價(jià)值和市場(chǎng)前景。
參考文獻(xiàn)
[1]  吳海濤,梁迎春.基于狀態(tài)機(jī)的語(yǔ)音電子密碼鎖設(shè)計(jì)[J]. 電子工程師，2007，33(4):78-80.
[2]  潘松，黃繼業(yè). EDA技術(shù)與VHDL[M]. 北京：清華大學(xué)出版社，2005.7
[3]  EDA先鋒工作室，吳繼華，王誠(chéng).Altera FPGA/CPLD設(shè)計(jì)(高級(jí)篇)[M].北京：人民郵電出版社，2005.7