由工業(yè)和信息化部指導(dǎo)，西安市科學(xué)技術(shù)局、西安市集成電路產(chǎn)業(yè)發(fā)展中心和中國電子報社主辦，陜西省半導(dǎo)體行業(yè)協(xié)會、西安軟件園發(fā)展中心和西安地區(qū)科技交流中心協(xié)辦的2010年(第二屆)中國FPGA產(chǎn)業(yè)發(fā)展論壇于8月31日在西安市隆重舉行。本次論壇的主題是“可編程技術(shù)加速中國科技創(chuàng)新”，來自國內(nèi)外數(shù)十家企業(yè)、高等院校和科研機構(gòu)的200余名代表參加了本次論壇。

　　圖為：Altera亞太區(qū)產(chǎn)品市場經(jīng)理花小勇演講。

　　花小勇：

　　大家好，首先給大家簡單闡述一下從業(yè)界應(yīng)用的角度來看，業(yè)界應(yīng)用對于帶寬需求的變化，這種對于帶寬需求的變化，包括對于半導(dǎo)體廠商它所面臨的挑戰(zhàn)是什么。接下來介紹一下28—nmStratixVFPGA和HardCopy V ASIC，然后說一下關(guān)鍵和優(yōu)勢，最后做一個總結(jié)。

　　不斷擴(kuò)展的寬帶需求，事實上，對于3G的網(wǎng)絡(luò)來講的話，大家使用3G手機所使用的服務(wù)不簡單是語音或者是短信息，使用更多的話還會是3G的上網(wǎng)。另外一方面，市場上這種3G的上網(wǎng)卡包月業(yè)務(wù)價格很便宜，使用速度上來講，如果文件下載，可以達(dá)到上百K。另外，借助于3G網(wǎng)絡(luò)這種接入的手段，移動互聯(lián)網(wǎng)的應(yīng)用越來越多，事實上對于這類的終端產(chǎn)品來講的話，用戶主要是用它上網(wǎng)，做網(wǎng)站游戲或者是網(wǎng)頁的瀏覽。對于帶寬需求的增加，其實不僅僅發(fā)生在通信領(lǐng)域，還會發(fā)生在網(wǎng)絡(luò)領(lǐng)域，例如視頻領(lǐng)域來講的話，大家在國內(nèi)應(yīng)該說已經(jīng)體會到有線電視數(shù)字化，這種高清的機頂盒的應(yīng)用也是越來越多，除此之外，3D也在逐漸出現(xiàn)。

　　事實上，對于應(yīng)用來講，它的需求是帶寬不斷在增加，它都是針對2年或者未來更長時間的需求，而對于不斷增加的貸款需求如果說在不改變工藝的情況下，如果要支持更高的帶寬下，有一種方法，我可以額外增加單片的力度。針對于這種挑戰(zhàn)來說，從工藝的角度來看，我們在28納米的工藝上和我們同行來比的話，可能看法有所不同。原因是什么?經(jīng)過我們的評估，我們發(fā)現(xiàn)28納米工藝要高35%，而且模擬工藝可以提供更好的功效。除此之外，Altera的專利工藝創(chuàng)新技術(shù)解決了產(chǎn)量、性能和功耗問題。從架構(gòu)上來講的話，最高集成度非常靈活，最大帶寬，具有部分重新配置功能的增強架構(gòu)。當(dāng)需要它工作的時候我把它加載進(jìn)來就可以了，通過這種方式可以提高這種邏輯效率。

　　總的來看，Stratix V VFPGA——為帶寬而打造。帶寬最大，硬核IP和靈活性，IP解決方案和支持系統(tǒng)。帶寬最大，前所未有的集成度，非常靈活，系統(tǒng)性能提高50%，功耗降低30%。和我們以往的高端器件一樣，我們事實上都有相應(yīng)的AC這樣的一個低成本和低功耗的途徑。采用它COPY的ASIC在什么地方?就是使用同樣的IP，同樣的EDA工具，這樣設(shè)計的一個轉(zhuǎn)換，對于客戶來講的話，它可以降低風(fēng)險。采用HardCopy V ASIC，實現(xiàn)了低成本無風(fēng)險移植途徑，功耗降低50%。Stratix V器件系列型號，Stratix V GT VFPGA提供12.5—Gbps和28—Gbps收發(fā)器，適用于需要超寬帶和超高性能的應(yīng)用。Stratix V GX VFPGA，提供12.5Gbps收發(fā)器，適用于高性能帶寬應(yīng)用。66個連續(xù)帶寬，支持背板的低功耗相同收發(fā)器，運行速率從150Mbps到12.5Gbps。帶有28—Gbps收發(fā)器的器件。亞皮秒抖動，實現(xiàn)了最佳眼圖和系統(tǒng)BER性能。Stratix V FPGA管芯儀表：采用Altera的EyeQ眼圖察看器察看接受器信號余量;全面的垂直/水平眼圖重構(gòu);微調(diào)時可以實時調(diào)試，實現(xiàn)理想均衡。采用動態(tài)重新配置和EyeQ功能，縮短電路板建立/調(diào)試時間。延續(xù)收發(fā)器領(lǐng)先優(yōu)勢：相同功耗下兩倍的收發(fā)器寬帶;每個收發(fā)器通道功耗降低50%;每個28—Gbps收發(fā)器200mW，或者7mw/Gb。Stratix V收發(fā)器的寬帶最大，功效最高。Stratix V存儲器和I/O性能：最大的存儲器帶寬，7×72DDR3 DIMM，多塊支持。確保時序逼近，注重提高用戶效能和易用性。新的嵌入式HardCopy模塊：用于加強標(biāo)準(zhǔn)功能或者需要大量邏輯的功能，降低了系統(tǒng)成本，產(chǎn)品更迅速面市，性能增強了2倍，新型號3—6個月的周轉(zhuǎn)時間，以滿足目標(biāo)應(yīng)用。14M ASIC邏輯門/700KLE，功耗比軟核實現(xiàn)低65%。

　　Stratix V FPGA的部分重新配置功能。部分重新配置和動態(tài)重新配置功能提高了系統(tǒng)靈活性;動態(tài)更新，系統(tǒng)不會停機;更快的重新配置功能;通過集成降低了成本和功耗;建立在LogicLock(TM)和漸進(jìn)式編譯功能成熟方法基礎(chǔ)上。效能和性能首屈一指。如果大家對于3、4年前推出的增量編譯，實際上整個的設(shè)計是一樣的，對于客戶實際開發(fā)和應(yīng)用來講的話，沒有難度。通過PCI Express進(jìn)行配置，通過PCI Express初始化或者更新FPGA架構(gòu)，使用CvPCLE的三個步驟，通過串行SPI閃存器件對PCle硬核IP進(jìn)行編程等。Altera再次引領(lǐng)架構(gòu)創(chuàng)新技術(shù)：增強自適應(yīng)邏輯模塊ALM，采用了4個寄存器;比競爭器件多出5.5倍的布線連接資源;增強嵌入式存儲器結(jié)構(gòu);M20K提供更多的存儲器位和端口;更快的MLAB模塊，支持寬淺FIFO，高分辨率時鐘合成功能，提供32個分段式PLL，更多的時鐘資源和網(wǎng)絡(luò)，能夠關(guān)斷未使用的邏輯。更高的邏輯效率和更好的系統(tǒng)性能。

　　DSP可調(diào)精度需求，解決了支持各種系統(tǒng)多種精度要求這一關(guān)鍵挑戰(zhàn)，DSP系統(tǒng)精度，視頻、無線、醫(yī)療、軍事、測試、HP計算。對于不同精度的支持怎么來實現(xiàn)呢?對于9×9來講，我可以用18×18的精度可以來實現(xiàn)，這是毫無疑問的，但是它的效率是有一半浪費的。針對這樣的情況，我們有第一款精度可調(diào)DSP模塊，這樣帶來的好處就是說，對于比較低精度的話，我們有一定的效率，對于高精度，我有很高的性能。20nm最好的系統(tǒng)性能，高性能工藝，存儲器接口性能提高50%，1.6Tbps串行交換能力，增強內(nèi)核架構(gòu)，1840GMACS信號處理性能。同時我們也會為我們的客戶提供全面的解決方案，包括像NIOSII嵌入式軟核處理器。總的來看，系統(tǒng)性能可以提高50%，總功耗降低30%。

　　大家如果想更深入地了解，可以下載Stratix V器件手冊。謝謝。