羞答答的玫瑰影院在线观看,囯产精品一区二区三区线

頭條

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化

　　隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場(chǎng)對(duì)具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。　　然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時(shí)應(yīng)對(duì)軟件孤島、互聯(lián)網(wǎng)時(shí)代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對(duì)性地應(yīng)用高性能軟硬件的解決方案。

2017年 DSP成為主角

過去一年，半導(dǎo)體行業(yè)有巨大的技術(shù)進(jìn)步，特別是機(jī)器學(xué)習(xí)和人工智能領(lǐng)域。目前，這些似乎是最熱門的領(lǐng)域，這依賴于學(xué)術(shù)界、半導(dǎo)體和汽車行業(yè)之間密切的合作。

發(fā)表于：12/22/2016

新一代FPGA助力　智能手機(jī)處理效能再升級(jí)

為提升智慧型手機(jī)整體處理效能，因應(yīng)更多人機(jī)互動(dòng)與復(fù)雜應(yīng)用，如AR/VR、語(yǔ)音辨識(shí)及手勢(shì)識(shí)別等，萊迪思半導(dǎo)體(Lattice Semiconductor)宣布推出新一代FPGA元件--iCE40 UltraPlus。此一元件為iCE40 Ultra系列最新成員，相較前一代產(chǎn)品，能提供8倍以上的記憶體(1.1 Mb RAM)、2倍的數(shù)位訊號(hào)處理器，以及效能更佳的I/O。

發(fā)表于：12/21/2016

CEVA：2017年 DSP將在傳感器融合中成為主角

過去一年，半導(dǎo)體行業(yè)有巨大的技術(shù)進(jìn)步，特別是機(jī)器學(xué)習(xí)和人工智能領(lǐng)域。目前，這些似乎是最熱門的領(lǐng)域，這依賴于學(xué)術(shù)界、半導(dǎo)體和汽車行業(yè)之間密切的合作。

發(fā)表于：12/21/2016

Canyon Bridge收購(gòu)萊迪思或許只是看好FPGA

由于收購(gòu)FPGA龍頭老大賽靈思顯然是不現(xiàn)實(shí)的，而行業(yè)排名第二的阿爾特拉已經(jīng)被Intel以167億美元捷足先登，因此就退而求其次收購(gòu)萊迪思了，而這也已經(jīng)很不容易了。

發(fā)表于：12/17/2016

賽靈思Zynq系列迎來(lái)收獲期未來(lái)五年CAGR達(dá)到40%

提到FPGA，可能你與筆者的感觸相同，雖然非常適合于原型設(shè)計(jì)，但對(duì)于批量的DSP系統(tǒng)應(yīng)用來(lái)說(shuō)，成本太高，功耗較大。對(duì)此，賽靈思工業(yè)醫(yī)療和汽車高級(jí)經(jīng)理羅霖先生在接受集微網(wǎng)采訪時(shí)答道，一方面出于沒有完美的ASIC芯片，單個(gè)處理器、單個(gè)ASIC或者單個(gè)FPGA已不能滿足物聯(lián)網(wǎng)、云計(jì)算、嵌入式視覺和航空航天等市場(chǎng)的計(jì)算需求;另一方面定制化設(shè)計(jì)、擴(kuò)展及優(yōu)化系統(tǒng)能夠幫助客戶實(shí)現(xiàn)產(chǎn)品系統(tǒng)級(jí)的差異化。

發(fā)表于：12/12/2016

電磁鋼軌探傷儀器開發(fā)與現(xiàn)場(chǎng)測(cè)試

多頻電磁激勵(lì)電磁鋼軌探傷儀器應(yīng)用電磁感應(yīng)原理可探測(cè)鋼軌淺表層缺陷及裂縫，儀器系統(tǒng)包括電磁探傷傳感器、電磁激勵(lì)解調(diào)信號(hào)處理單元、儀器機(jī)械承載結(jié)構(gòu)、通信模塊和儀器監(jiān)控計(jì)算機(jī)。儀器以FPGA為信號(hào)處理核心，實(shí)現(xiàn)了電磁激勵(lì)信號(hào)的產(chǎn)生與放大、檢測(cè)信號(hào)的調(diào)理與解調(diào)，并提取鋼軌損傷信息通過以太網(wǎng)傳輸?shù)奖O(jiān)控計(jì)算機(jī)。監(jiān)控計(jì)算機(jī)實(shí)現(xiàn)鋼軌損傷信息的顯示、存儲(chǔ)和儀器設(shè)置。經(jīng)現(xiàn)場(chǎng)測(cè)試，該儀器能夠?qū)崟r(shí)探測(cè)到鋼軌淺表?yè)p傷，具有較好的現(xiàn)場(chǎng)應(yīng)用前景。

發(fā)表于：12/10/2016

FPGA設(shè)計(jì)開發(fā)中應(yīng)用仿真技術(shù)解決故障的方法

FPGA設(shè)計(jì)開發(fā)中應(yīng)用仿真技術(shù)解決故障的方法

發(fā)表于：12/8/2016

引導(dǎo)濾波的軟硬件協(xié)同加速器設(shè)計(jì)與實(shí)現(xiàn)

引導(dǎo)濾波算法被大量用于圖像處理領(lǐng)域中，在去雨雪、去霧、前景提取、圖像去噪、圖像增強(qiáng)、級(jí)聯(lián)采樣等方面有很好的處理效果。但是對(duì)于實(shí)時(shí)應(yīng)用，軟件實(shí)現(xiàn)難以滿足需要。提出了在SDSoC環(huán)境下利用軟硬件協(xié)同開發(fā)策略實(shí)現(xiàn)引導(dǎo)濾波硬件加速。通過在SDSoC開發(fā)環(huán)境中調(diào)試C語(yǔ)言代碼實(shí)現(xiàn)引導(dǎo)濾波算法，并將其中影響性能的函數(shù)用Xilinx公司開發(fā)的Zedboard開發(fā)版硬件實(shí)現(xiàn)。在設(shè)計(jì)中，采用了流數(shù)據(jù)的方法、PS（Processing System）端和PL（Programmable Logic）端協(xié)同開發(fā)策略，以及軟硬件并行、流水線優(yōu)化等優(yōu)化方法，提高了加速器的整體性能。實(shí)驗(yàn)結(jié)果表明，提出的軟硬件協(xié)同的引導(dǎo)濾波加速器加速比可達(dá)16。

發(fā)表于：12/7/2016

彩色視頻增強(qiáng)算法關(guān)鍵技術(shù)FPGA實(shí)現(xiàn)

隨著視頻設(shè)備的高速發(fā)展，數(shù)字視頻相關(guān)應(yīng)用同樣發(fā)展迅速，如監(jiān)控設(shè)備、行車記錄儀以及手機(jī)等電子產(chǎn)品。而如今數(shù)字視頻圖像增強(qiáng)的算法層出不窮，由于算法的復(fù)雜程度比較高，很難滿足實(shí)時(shí)性這一基本的要求。討論了基于Retinex模型的處理圖像像素以及拉伸尺度可配置的關(guān)鍵技術(shù)，對(duì)關(guān)鍵模塊進(jìn)行實(shí)踐以及仿真，最后將其通過FPGA實(shí)現(xiàn)（Vertex-5），系統(tǒng)時(shí)鐘125 MHz，可以滿足30 f/s的(2 000×2 048)像素的圖像。

發(fā)表于：12/6/2016

一種基于FPGA實(shí)現(xiàn)的ARINC659總線分析儀設(shè)計(jì)與實(shí)現(xiàn)

隨著航空系統(tǒng)綜合化復(fù)雜度的增加，如何高效監(jiān)控總線數(shù)據(jù)行為、實(shí)時(shí)對(duì)數(shù)據(jù)分析、進(jìn)行故障診斷及定位是航空電子系統(tǒng)面臨的重要問題。提出一種基于FPGA開發(fā)的ARINC659總線分析儀設(shè)計(jì)方案，主要實(shí)現(xiàn)了ARINC659總線數(shù)據(jù)的監(jiān)控、采樣、存儲(chǔ)及故障注入測(cè)試，可以通過通信接口將總線數(shù)據(jù)觸發(fā)實(shí)時(shí)分析并評(píng)估總線行為，為ARINC659總線數(shù)據(jù)實(shí)時(shí)分析提供了完善、可靠的測(cè)試手段。

發(fā)表于：11/30/2016