亚洲中文字幕无码AV在线,欧美日韩国产手机在线观看视频

頭條

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

Canyon Bridge收購萊迪思或許只是看好FPGA

由于收購FPGA龍頭老大賽靈思顯然是不現(xiàn)實的，而行業(yè)排名第二的阿爾特拉已經(jīng)被Intel以167億美元捷足先登，因此就退而求其次收購萊迪思了，而這也已經(jīng)很不容易了。

發(fā)表于：2016/12/17

賽靈思Zynq系列迎來收獲期未來五年CAGR達(dá)到40%

提到FPGA，可能你與筆者的感觸相同，雖然非常適合于原型設(shè)計，但對于批量的DSP系統(tǒng)應(yīng)用來說，成本太高，功耗較大。對此，賽靈思工業(yè)醫(yī)療和汽車高級經(jīng)理羅霖先生在接受集微網(wǎng)采訪時答道，一方面出于沒有完美的ASIC芯片，單個處理器、單個ASIC或者單個FPGA已不能滿足物聯(lián)網(wǎng)、云計算、嵌入式視覺和航空航天等市場的計算需求;另一方面定制化設(shè)計、擴展及優(yōu)化系統(tǒng)能夠幫助客戶實現(xiàn)產(chǎn)品系統(tǒng)級的差異化。

發(fā)表于：2016/12/12

電磁鋼軌探傷儀器開發(fā)與現(xiàn)場測試

多頻電磁激勵電磁鋼軌探傷儀器應(yīng)用電磁感應(yīng)原理可探測鋼軌淺表層缺陷及裂縫，儀器系統(tǒng)包括電磁探傷傳感器、電磁激勵解調(diào)信號處理單元、儀器機械承載結(jié)構(gòu)、通信模塊和儀器監(jiān)控計算機。儀器以FPGA為信號處理核心，實現(xiàn)了電磁激勵信號的產(chǎn)生與放大、檢測信號的調(diào)理與解調(diào)，并提取鋼軌損傷信息通過以太網(wǎng)傳輸?shù)奖O(jiān)控計算機。監(jiān)控計算機實現(xiàn)鋼軌損傷信息的顯示、存儲和儀器設(shè)置。經(jīng)現(xiàn)場測試，該儀器能夠?qū)崟r探測到鋼軌淺表損傷，具有較好的現(xiàn)場應(yīng)用前景。

發(fā)表于：2016/12/10

FPGA設(shè)計開發(fā)中應(yīng)用仿真技術(shù)解決故障的方法

FPGA設(shè)計開發(fā)中應(yīng)用仿真技術(shù)解決故障的方法

發(fā)表于：2016/12/8

引導(dǎo)濾波的軟硬件協(xié)同加速器設(shè)計與實現(xiàn)

引導(dǎo)濾波算法被大量用于圖像處理領(lǐng)域中，在去雨雪、去霧、前景提取、圖像去噪、圖像增強、級聯(lián)采樣等方面有很好的處理效果。但是對于實時應(yīng)用，軟件實現(xiàn)難以滿足需要。提出了在SDSoC環(huán)境下利用軟硬件協(xié)同開發(fā)策略實現(xiàn)引導(dǎo)濾波硬件加速。通過在SDSoC開發(fā)環(huán)境中調(diào)試C語言代碼實現(xiàn)引導(dǎo)濾波算法，并將其中影響性能的函數(shù)用Xilinx公司開發(fā)的Zedboard開發(fā)版硬件實現(xiàn)。在設(shè)計中，采用了流數(shù)據(jù)的方法、PS（Processing System）端和PL（Programmable Logic）端協(xié)同開發(fā)策略，以及軟硬件并行、流水線優(yōu)化等優(yōu)化方法，提高了加速器的整體性能。實驗結(jié)果表明，提出的軟硬件協(xié)同的引導(dǎo)濾波加速器加速比可達(dá)16。

發(fā)表于：2016/12/7

彩色視頻增強算法關(guān)鍵技術(shù)FPGA實現(xiàn)

隨著視頻設(shè)備的高速發(fā)展，數(shù)字視頻相關(guān)應(yīng)用同樣發(fā)展迅速，如監(jiān)控設(shè)備、行車記錄儀以及手機等電子產(chǎn)品。而如今數(shù)字視頻圖像增強的算法層出不窮，由于算法的復(fù)雜程度比較高，很難滿足實時性這一基本的要求。討論了基于Retinex模型的處理圖像像素以及拉伸尺度可配置的關(guān)鍵技術(shù)，對關(guān)鍵模塊進行實踐以及仿真，最后將其通過FPGA實現(xiàn)（Vertex-5），系統(tǒng)時鐘125 MHz，可以滿足30 f/s的(2 000×2 048)像素的圖像。

發(fā)表于：2016/12/6

一種基于FPGA實現(xiàn)的ARINC659總線分析儀設(shè)計與實現(xiàn)

隨著航空系統(tǒng)綜合化復(fù)雜度的增加，如何高效監(jiān)控總線數(shù)據(jù)行為、實時對數(shù)據(jù)分析、進行故障診斷及定位是航空電子系統(tǒng)面臨的重要問題。提出一種基于FPGA開發(fā)的ARINC659總線分析儀設(shè)計方案，主要實現(xiàn)了ARINC659總線數(shù)據(jù)的監(jiān)控、采樣、存儲及故障注入測試，可以通過通信接口將總線數(shù)據(jù)觸發(fā)實時分析并評估總線行為，為ARINC659總線數(shù)據(jù)實時分析提供了完善、可靠的測試手段。

發(fā)表于：2016/11/30

騰訊和阿里參投可編程芯片公司Barefoot

近日，可編程芯片Barefoot Networks剛剛完成了其第三輪融資，共融資2000萬美元。值得一提的是，來自中國的互聯(lián)網(wǎng)公司阿里巴巴和騰訊參與了這輪融資。

發(fā)表于：2016/11/30

基于CAZAC序列的OFDM時頻同步方案及FPGA實現(xiàn)

提出了一種基于CAZAC序列的OFDM時頻同步方案，給出了方案各部分的FPGA實現(xiàn)框圖和硬件電路實測效果。首先利用時域同步參考符號進行分段相關(guān)得出定時估計，然后結(jié)合最大似然法進行粗小偏估計，再將同步參考符號和FFT解調(diào)變換至頻域，利用兩個符號中所填充的CAZAC序列的差異性完成整偏估計，最后使用這兩個同步參考符號進行細(xì)小偏估計。理論分析與仿真結(jié)果表明，與傳統(tǒng)方案相比，本方案定時估計性能較好，頻偏估計精度高，同時具有很好的工程實用性。

發(fā)表于：2016/11/23

基于Sobel算法圖像邊緣檢測的FPGA實現(xiàn)

針對嵌入式軟件無法滿足數(shù)字圖像實時處理速度問題，提出用硬件加速器的思想，通過FPGA實現(xiàn)Sobel邊緣檢測算法。通過乒乓操作、并行處理數(shù)據(jù)和流水線設(shè)計，大大提高算法的處理速度。采用模塊的硬件設(shè)計，保證了系統(tǒng)的可移植性和系統(tǒng)的擴展性。最后使用Verilog HDL編程實現(xiàn)算法處理，并用Modelsim和MATLAB進行了仿真和驗證。

發(fā)表于：2016/11/18