頭條 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新資訊 解读十大物联网开源操作系统，背后都藏匿着怎样的智慧 操作系统，是物联网中一个十分关键的环节，而开源更佳助推了物联网的开放和发展。目前，开源操作系统在物联网中的应用已经十分广泛，以后也必将在物联网中扮演越来越重要的角色。 發(fā)表于：2016/12/23 Imagination PowerVR GPU 率先通过一致性测试 近日， Imagination Technologies 宣布，该公司的PowerVR GPU 已率先通过 Khronos OpenVX™ 1.1 一致性测试。通过 OpenVX，开发人员能在高度并行、节能的 PowerVR GPU 上运行经充分优化的视觉算法。PowerVR GPU 已获得全球多款领先移动、汽车以及嵌入式设备的采用。 發(fā)表于：2016/12/22 2017年 DSP成为主角 过去一年，半导体行业有巨大的技术进步，特别是机器学习和人工智能领域。目前，这些似乎是最热门的领域，这依赖于学术界、半导体和汽车行业之间密切的合作。 發(fā)表于：2016/12/22 新一代FPGA助力 智能手机处理效能再升级 为提升智慧型手机整体处理效能，因应更多人机互动与复杂应用，如AR/VR、语音辨识及手势识别等，莱迪思半导体(Lattice Semiconductor)宣布推出新一代FPGA元件--iCE40 UltraPlus。此一元件为iCE40 Ultra系列最新成员，相较前一代产品，能提供8倍以上的记忆体(1.1 Mb RAM)、2倍的数位讯号处理器，以及效能更佳的I/O。 發(fā)表于：2016/12/21 CEVA：2017年 DSP将在传感器融合中成为主角 过去一年，半导体行业有巨大的技术进步，特别是机器学习和人工智能领域。目前，这些似乎是最热门的领域，这依赖于学术界、半导体和汽车行业之间密切的合作。 發(fā)表于：2016/12/21 Canyon Bridge收购莱迪思 或许只是看好FPGA 由于收购FPGA龙头老大赛灵思显然是不现实的，而行业排名第二的阿尔特拉已经被Intel以167亿美元捷足先登，因此就退而求其次收购莱迪思了，而这也已经很不容易了。 發(fā)表于：2016/12/17 赛灵思Zynq系列迎来收获期 未来五年CAGR达到40% 提到FPGA，可能你与笔者的感触相同，虽然非常适合于原型设计，但对于批量的DSP系统应用来说，成本太高，功耗较大。对此，赛灵思工业医疗和汽车高级经理罗霖先生在接受集微网采访时答道，一方面出于没有完美的ASIC芯片，单个处理器、单个ASIC或者单个FPGA已不能满足物联网、云计算、嵌入式视觉和航空航天等市场的计算需求;另一方面定制化设计、扩展及优化系统能够帮助客户实现产品系统级的差异化。 發(fā)表于：2016/12/12 电磁钢轨探伤仪器开发与现场测试 多频电磁激励电磁钢轨探伤仪器应用电磁感应原理可探测钢轨浅表层缺陷及裂缝，仪器系统包括电磁探伤传感器、电磁激励解调信号处理单元、仪器机械承载结构、通信模块和仪器监控计算机。仪器以FPGA为信号处理核心，实现了电磁激励信号的产生与放大、检测信号的调理与解调，并提取钢轨损伤信息通过以太网传输到监控计算机。监控计算机实现钢轨损伤信息的显示、存储和仪器设置。经现场测试，该仪器能够实时探测到钢轨浅表损伤，具有较好的现场应用前景。 發(fā)表于：2016/12/10 FPGA设计开发中应用仿真技术解决故障的方法 FPGA设计开发中应用仿真技术解决故障的方法 發(fā)表于：2016/12/8 引导滤波的软硬件协同加速器设计与实现 引导滤波算法被大量用于图像处理领域中，在去雨雪、去雾、前景提取、图像去噪、图像增强、级联采样等方面有很好的处理效果。但是对于实时应用，软件实现难以满足需要。提出了在SDSoC环境下利用软硬件协同开发策略实现引导滤波硬件加速。通过在SDSoC开发环境中调试C语言代码实现引导滤波算法，并将其中影响性能的函数用Xilinx公司开发的Zedboard开发版硬件实现。在设计中，采用了流数据的方法、PS（Processing System）端和PL（Programmable Logic）端协同开发策略，以及软硬件并行、流水线优化等优化方法，提高了加速器的整体性能。实验结果表明，提出的软硬件协同的引导滤波加速器加速比可达16。 發(fā)表于：2016/12/7 <…157158159160161162163164165166…>
