国产一级黄毛片,91在线精品,亚洲精品无码视频

頭條

英特爾正式宣布出售Altera 51%股份

英特爾正式宣布出售Altera 51%股份

4 月 14 日消息，英特爾北京時間 20:30 正式宣布同私募股權(quán)企業(yè) Silver Lake 銀湖資本達(dá)成 FPGA 子公司 Altera 股份出售協(xié)議。Silver Lake 將以 87.5 億美元的估值買下 Altera 51% 的股份，英特爾繼續(xù)持有剩余 49% 股份。

如何使用FPGA加速機(jī)器學(xué)習(xí)算法

當(dāng)前，AI因為其CNN（卷積神經(jīng)網(wǎng)絡(luò)）算法出色的表現(xiàn)在圖像識別領(lǐng)域占有舉足輕重的地位?；镜腃NN算法需要大量的計算和數(shù)據(jù)重用，非常適合使用FPGA來實現(xiàn)。上個月，Ralph Wittig（Xilinx CTO Office的卓越工程師）在2016年OpenPower峰會上發(fā)表了約20分鐘時長的演講并討論了包括清華大學(xué)在內(nèi)的中國各大學(xué)研究CNN的一些成果。

發(fā)表于：5/27/2016

愛捷仕MES軟件推動EPE實現(xiàn)顯著質(zhì)量改進(jìn)

2016年5月18日，美國新罕布什爾州，曼切斯特：成立于1965年的EPE公司是業(yè)內(nèi)著名的高可靠性電子制造專家，EPE于2000年首次選擇愛捷仕軟件作為其制造軟件系統(tǒng)（MES）供應(yīng)商。

發(fā)表于：5/27/2016

基于FPGA與SD卡的圖像產(chǎn)生器設(shè)計

超高解析度圖像產(chǎn)生器用于檢測超高解析度液晶顯示器的性能和品質(zhì)。為了實現(xiàn)其便攜性和通用性，提出了一種基于FPGA與SD卡的設(shè)計方案。在檢測顯示器的質(zhì)量時需要切換各種圖像輸出，為了縮短圖像輸出的時間，采用FPGA實現(xiàn)了SD卡的SD模式。實際應(yīng)用表明，新型圖像產(chǎn)生器使用方便、數(shù)據(jù)傳輸快速可靠。

發(fā)表于：5/26/2016

基于FPGA的汽車ECU設(shè)計充分符合AUTOSAR和ISO 26262標(biāo)準(zhǔn)

當(dāng)今的汽車制造商正在把越來越多的高級功能添加到汽車電子控制單元（ECU）中，以改善駕駛體驗，增強(qiáng)安全性，當(dāng)然還期望超過同類競爭產(chǎn)品的銷量。在這種情況下，汽車開放系統(tǒng)架構(gòu) （AUTOSAR）計劃和功能安全國際標(biāo)準(zhǔn) ISO26262 正在快速成為汽車 ECU 設(shè)計的技術(shù)和架構(gòu)基礎(chǔ)。

發(fā)表于：5/26/2016

基于CBGA的多通道DDS封裝隔離度設(shè)計

介紹了一種基于陶瓷球柵陣列（CBGA）技術(shù)的多通道直接數(shù)字合成器(DDS)封裝結(jié)構(gòu)設(shè)計，提出了一種改進(jìn)隔離度的CBGA基板實現(xiàn)形式，并利用Ansoft HFSS軟件進(jìn)行了基板隔離度的優(yōu)化仿真，最后對所提出的設(shè)計進(jìn)行了實物測試。測試結(jié)果與仿真結(jié)果基本一致，表明所提出的封裝優(yōu)化設(shè)計成功地提高了多通道DDS的隔離度，為高隔離度的多通道DDS產(chǎn)品工程設(shè)計提供了參考。

發(fā)表于：5/26/2016

Linux多線程編程技術(shù)在擲骰子游戲模擬程序中的應(yīng)用

為了模擬概率事件，針對擲骰子游戲規(guī)則，應(yīng)用Linux系統(tǒng)下C語言多線程機(jī)制以及多個二值信號量以實現(xiàn)多個線程間循環(huán)同步。通過偽隨機(jī)數(shù)模擬擲骰子的點數(shù)，設(shè)計并實現(xiàn)了一個基于多線程方式模擬4人擲骰子游戲程序,并對1 000次游戲中每個游戲者獲勝的次數(shù)進(jìn)行統(tǒng)計?？梢钥闯?，在多次游戲中，每個游戲者獲勝的概率符合概率分布規(guī)律。程序運行結(jié)果表明，利用信號量可有效實現(xiàn)多個線程間的同步與互斥，并簡化了程序結(jié)構(gòu)。

發(fā)表于：5/25/2016

FPGA開發(fā)板專題

FPGA技術(shù)當(dāng)今已成為每一為電子工程師的必修課，在各個領(lǐng)域中都有廣泛的應(yīng)用．使得ＦＰＧＡ開發(fā)板的需求也大量的增加．大家可能出于不同的應(yīng)用目的都需要購買FPGA 開發(fā)板。然而大多數(shù)人對FPGA，不時很了解不能選擇好的產(chǎn)品，以至于影響自己的使用。

發(fā)表于：5/25/2016

基于RAG-n算法的低成本FIR濾波器實現(xiàn)

基于FIR數(shù)字濾波器多常數(shù)乘法的圖表示法，利用MATLAB對RAG-n算法進(jìn)行了實現(xiàn)。通過仿真該算法在大多數(shù)情況下都可以高效地解決加法器優(yōu)化問題，有效降低了FIR濾波器常系數(shù)乘法的復(fù)雜度。在FPGA上用Verilog HDL語言對優(yōu)化實例進(jìn)行了實現(xiàn)，其綜合結(jié)果表明，該方法可以有效減少邏輯單元的消耗，適用于低成本數(shù)字系統(tǒng)設(shè)計。

發(fā)表于：5/25/2016

基于3D-Mesh互連網(wǎng)絡(luò)的粗粒度邏輯陣列研究

提出了一種3D-Mesh拓?fù)浠ミB網(wǎng)絡(luò)結(jié)構(gòu)，其支持動態(tài)可重構(gòu)配置，數(shù)據(jù)路徑位寬為32 bit?；谠?D-Mesh拓?fù)浠ミB網(wǎng)絡(luò)結(jié)構(gòu)，設(shè)計了一種擁有48個RPE（Reconfigurable Process Element）和16個RSE（Reconfigurable Storage Element）的異構(gòu)粗粒度邏輯陣列（Isomerism Coarse-Grained Reconfigurable Array，ICGRA）。基于COMS 55 nm工藝庫進(jìn)行后端設(shè)計，ICGRA總面積為28.52 mm2。同時在300 MHz系統(tǒng)時鐘、1.08 V Vcc電壓、室溫條件下系統(tǒng)總功耗為2.88 W。其中3D-Mesh拓?fù)浠ミB網(wǎng)絡(luò)面積占系統(tǒng)總面積的3.8%，功耗占系統(tǒng)總功耗的7%。與相關(guān)設(shè)計對比，該結(jié)構(gòu)動態(tài)重構(gòu)速率提高2倍~60倍。且采用該3D-Mesh拓?fù)渚W(wǎng)絡(luò)之后，運算單元利用率也大幅度提高。

發(fā)表于：5/25/2016

MATLAB 增強(qiáng)對數(shù)字輔助 RF MIMO 系統(tǒng)的設(shè)計支持

MathWorks今日宣布，增強(qiáng)了用于支持?jǐn)?shù)字輔助 RF MIMO 系統(tǒng)設(shè)計的功能。2016a 版本中對 RF 工具箱、SimRF 和天線工具箱的更新，將幫助工程師提升 RF仿真能力，輔助執(zhí)行初步RF 鏈路預(yù)算分析（通過高級模型可擴(kuò)展該功能），有助于將 RF 設(shè)計結(jié)果集成到系統(tǒng)級仿真。

發(fā)表于：5/24/2016