99久久人妻无码中文字幕系列,午夜福利试看120秒体验区

EDA與制造相關(guān)文章

基于FPGA的雷達(dá)中／視頻數(shù)據(jù)采集與回放系統(tǒng)設(shè)計(jì)

設(shè)計(jì)了一種基于FPGA的雷達(dá)中／視頻數(shù)據(jù)采集與回放系統(tǒng)。系統(tǒng)以FPGA為數(shù)據(jù)采集和傳輸控制的芯片，通過USB2．O接口實(shí)現(xiàn)與計(jì)算機(jī)的通信，并運(yùn)用虛擬技術(shù)，采用VisualC++語言設(shè)計(jì)系統(tǒng)的計(jì)算機(jī)實(shí)時(shí)顯示界面。設(shè)計(jì)中運(yùn)用硬件描述語言對FPGA進(jìn)行編程，在完成對輸入信號的采集和記錄的同時(shí)，實(shí)現(xiàn)了對輸入信號的防抖動(dòng)、過零檢測、等精度測頻及電壓最值、峰峰值和平均值的測量。該系統(tǒng)被封裝于一個(gè)小型的屏蔽盒內(nèi)，非常便于攜帶，可方便應(yīng)用于外場雷達(dá)的數(shù)據(jù)采集。

發(fā)表于：2/23/2011

雷達(dá)電路系統(tǒng)的抗電磁干擾和EMC設(shè)計(jì)

1引言現(xiàn)代雷達(dá)對信號頻譜質(zhì)量的要求越來越高，并要求雷達(dá)能在惡劣的電磁干擾環(huán)境中可靠工作，這就對雷達(dá)電路系統(tǒng)的抗電磁干擾能力和電磁兼容設(shè)計(jì)提出了更高的要求。由于雷達(dá)信號的寄生輸出，除了在信號變換等過

發(fā)表于：2/23/2011

電路設(shè)計(jì)中的抗干擾措施

單片機(jī)測控系統(tǒng)的電路較復(fù)雜，產(chǎn)生干擾的原因很多。下面幾種常用的抗干擾措施。1、切斷干擾的傳播途徑1）增加干擾源（如電機(jī)、繼電器）與敏感器件（如單片機(jī)）的距離，用地線把他們隔離或者在敏感器件加上屏蔽罩。2）

發(fā)表于：2/23/2011

FPGA 電路動(dòng)態(tài)老化技術(shù)研究

摘要：近年來，隨著FPGA電路在軍工和航天領(lǐng)域的廣泛應(yīng)用，用戶對FPGA電路的可靠性要求也越來越高。在集成電路的可靠性*估試驗(yàn)中，動(dòng)態(tài)老化試驗(yàn)是最重要的試驗(yàn)之一，F(xiàn)PGA動(dòng)態(tài)老化技術(shù)的實(shí)現(xiàn)可以提高FPGA電路的可

發(fā)表于：2/22/2011

基于逆變器輸出串聯(lián)拓?fù)浣Y(jié)構(gòu)的氦氖激光器高壓電源

設(shè)計(jì)了一種逆變器輸出串聯(lián)拓?fù)浣Y(jié)構(gòu)的氦氖激光器高壓電源，并對電壓電流雙環(huán)控制策略進(jìn)行了討論。仿真和實(shí)驗(yàn)結(jié)果表明，該氦氖激光器高壓電源滿足了激光管點(diǎn)亮和正常工作的要求，并且能夠?qū)崿F(xiàn)自動(dòng)穩(wěn)流，在激光管加速壽命實(shí)驗(yàn)中有著重要的意義。

發(fā)表于：2/21/2011

在FPGA設(shè)計(jì)環(huán)境中加時(shí)序約束的技巧

為了讓邏輯綜合器和布局布線器能夠根據(jù)時(shí)序的約束條件找到真正需要優(yōu)化的路徑，我們還需要對時(shí)序報(bào)告進(jìn)行分析，結(jié)合邏輯綜合器的時(shí)序報(bào)告，布線器的時(shí)序報(bào)告，通過分析，可以看出是否芯片的潛能已經(jīng)被完全挖掘出來.

發(fā)表于：2/19/2011

BGA芯片的布局和布線

BGA是PCB上常用的組件，通常CPU、NORTH BRIDGE、SOUTH BRIDGE、AGP CHIP、CARD BUS CHIP…等，大多是以bga的型式包裝，簡言之，80﹪的高頻信號及特殊信號將會(huì)由這類型的package內(nèi)拉出。因此，如何處理BGA package的走線，對重要信號會(huì)有很大的影響。

發(fā)表于：2/19/2011

基于NCOIPcore的Chirp函數(shù)實(shí)現(xiàn)設(shè)計(jì)

隨著電子系統(tǒng)的越來越復(fù)雜，PLD設(shè)計(jì)的越來越龐大，這就增加了市場對IP核的需求，各大FPGA／CPLD廠商陸續(xù)推出了許多IP核。例如：FIR(有限沖擊響應(yīng))數(shù)字濾波器core；FFT(快速傅里葉變換)core，NCO(數(shù)控振蕩器)core等，在設(shè)計(jì)中如果使用了這些知識產(chǎn)權(quán)核可以大大簡化 FPGA／CPLD的設(shè)計(jì)，加速設(shè)計(jì)速度，縮短研發(fā)周期，并且較之于開發(fā)者自己的設(shè)計(jì)程序，這些IP有更好的運(yùn)算精度、速度、SFDR參數(shù)、SNR參數(shù)等，達(dá)到良好的效果!

發(fā)表于：2/19/2011

基于FPGA的軟件無線電調(diào)制器設(shè)計(jì)與實(shí)現(xiàn)

本系統(tǒng)在分析數(shù)字調(diào)制技術(shù)和DDS原理的基礎(chǔ)上，詳述了一種基于FPGA的DSP技術(shù)和DDS技術(shù)的適合于軟件無線電使用的可控?cái)?shù)字調(diào)制器的設(shè)計(jì)過程，并在系統(tǒng)中進(jìn)行了功能驗(yàn)證。此調(diào)制器以FPGA硬件平臺為核心，可實(shí)現(xiàn)ASK，F(xiàn)SK，PSK，QAM等調(diào)制方式，靈活性強(qiáng)。

發(fā)表于：2/19/2011

堆疊硅片互聯(lián)FPGA突破摩爾定律

目前代號TV3的測試芯片已經(jīng)通過設(shè)計(jì)驗(yàn)證和工藝鑒定，首先采用堆疊硅片互聯(lián)技術(shù)的將是28nmVirtex-72000T，其邏輯容量是目前賽靈思帶串行收發(fā)器的最大型40nmFPGA的3.5倍以上，同時(shí)也是最大競爭型的帶串行收發(fā)器28nmFPGA的2.8倍以上。

發(fā)表于：2/18/2011

FPGA的GTP信號PCB布線要點(diǎn)

針對Spartan-6 FPGA的GTP transceiver，疊層可以分為兩組，電源分布層和信號走線層。電源層用來連接GTP的MGTACC，MGTAVCCPLL，MGTAVTTTX和MGTAVTTRX電源引腳。疊層結(jié)構(gòu)可以參考下圖。

發(fā)表于：2/18/2011

單片機(jī)的EMC測試及EMC故障排除

講述EMC的定義，EMC在單片機(jī)應(yīng)用系統(tǒng)的測試方法，EMC新器件新材料的應(yīng)用以及故障排除技術(shù)。只要從事電子產(chǎn)品的研發(fā)、生產(chǎn)或者供應(yīng)，就必須進(jìn)行EMC電磁兼容的檢測工作。

發(fā)表于：2/18/2011

邏輯組高宏數(shù)、難時(shí)序設(shè)計(jì)平面布局方法

我們一起學(xué)習(xí)適用于高宏數(shù)、難時(shí)序設(shè)計(jì)的快速平面布局方法。微捷碼Talus可基于邏輯組產(chǎn)生所有宏和標(biāo)準(zhǔn)單元的快速布局。我們可通過利用這種布局信息來突出并劃分適合的“宏組”，對于高宏數(shù)設(shè)計(jì)來說，這種方

發(fā)表于：2/18/2011

板級電路多信號模型自測試技術(shù)

提出了一種板級電路內(nèi)建自測試建模技術(shù)，針對原有電子系統(tǒng)增加內(nèi)建自測試的可測性技術(shù)，并采用多信號流作為評估方法，通過實(shí)際系統(tǒng)驗(yàn)證了所提出方法的可行性和實(shí)際價(jià)值。

發(fā)表于：2/18/2011

采用SEPIC轉(zhuǎn)換器構(gòu)建偏壓電源

您想過使用一個(gè)單端初級電感轉(zhuǎn)換器(SEPIC)拓?fù)浣Y(jié)構(gòu)來構(gòu)建偏壓電源嗎?如果您不需要隔離，那么這種想法還...

發(fā)表于：2/17/2011