EDA與制造相關(guān)文章 FPGA軟件無線電 軟件無線電技術(shù)給正在開發(fā)無線電架構(gòu)的工程師帶來力量。編程中頻（IF）帶寬、調(diào)制、編碼模式和其他無線電功能的能力廣泛引起注意的。除了提供所有這些靈活性外，軟件無線電必須改善靈敏度，動態(tài)范圍和鄰信道抑制性能。軟件無線電仍然是無線電，但它必須被比正在替代的通常無線電執(zhí)行的更好。 發(fā)表于：1/14/2011 一種基于FPGA的驅(qū)動接口電路的設(shè)計 針對在自動控制系統(tǒng)設(shè)計領(lǐng)域和通信領(lǐng)域中有著廣泛運用的AD7862芯片, 介紹了一種基于FPGA 的驅(qū)動接口電路的設(shè)計。闡述了AD7862的特點及基本功能, 以及基于這些功能特點的驅(qū)動時序, 并以此時序為基礎(chǔ)在FPGA 芯片中實現(xiàn)了AD7862 的驅(qū)動電路。給出了主要的VHDL代碼以及最終的仿真測試結(jié)果, 實現(xiàn)了對AD7862芯片的穩(wěn)定可靠驅(qū)動, 同時也驗證了所設(shè)計驅(qū)動電路的正確性。 發(fā)表于：1/14/2011 TI評估用于系統(tǒng)級芯片集成的各種處理技術(shù)方案 帶有多個處理單元的SoC器件目前是產(chǎn)品設(shè)計鏈上的重要一環(huán)。本文綜合各種因素評估了不同處理單元的優(yōu)缺點，并通過衛(wèi)星無線電接收器的設(shè)計實例幫助開發(fā)人員理解SoC所涉及處理任務(wù)之間的復(fù)雜平衡并有效掌握系統(tǒng)功能的劃 發(fā)表于：1/12/2011 Cadence為復(fù)雜的FPGA/ASIC設(shè)計提高驗證效率 全球電子設(shè)計創(chuàng)新企業(yè)Cadence設(shè)計系統(tǒng)公司，日前宣布在幫助ASIC與FPGA設(shè)計者們提高驗證效率方面取得最新重大進(jìn)展。加上對最新AccelleraUniversalVerificationMethodology(UVM)1.0業(yè)界標(biāo)準(zhǔn)的全面支持，600多種新功能擴展了指標(biāo)驅(qū)動型驗證（MDV）的范圍，幫助工程師實現(xiàn)更快、更全面的驗證閉合與硅實現(xiàn)。 發(fā)表于：1/12/2011 應(yīng)對FPGA/SDI子系統(tǒng)中的高速板布局挑戰(zhàn) 簡介電視和影院已經(jīng)進(jìn)入數(shù)字時代。視頻圖像曾以標(biāo)準(zhǔn)傳輸率(270Mb/s)傳輸，后來升級到高傳輸率(1.485Gb/s)，現(xiàn)在已上升到3Gb/s。更高傳輸率實現(xiàn)了更高分辨率的娛樂圖像傳輸，但同時也使硬件工程師和物理布局設(shè)計師 發(fā)表于：1/11/2011 電子密碼鎖的EDA設(shè)計與實現(xiàn) 隨著社會物質(zhì)財富的日益增長，安全防盜已成為全社會關(guān)注的問題?；贓DA技術(shù)設(shè)計的電子密碼鎖，以其價格便宜、安全可靠、使用方便，受到了人們的普遍關(guān)注。而以現(xiàn)場可編程邏輯器件(FPGA)為設(shè)計載體，以硬件描述語言(VHDE)為主要表達(dá)方式，以QuartusⅡ開發(fā)軟件和GW48EDA開發(fā)系統(tǒng)為設(shè)計工具設(shè)計的電子密碼鎖，由于其能夠?qū)崿F(xiàn)數(shù)碼輸入、數(shù)碼清除、密碼解除、密碼更改、密碼上鎖和密碼解除等功能，因此，能夠滿足社會對安全防盜的要求。 發(fā)表于：1/10/2011 首款利用分布式計算技術(shù)進(jìn)行布局布線的IC方案 TalusVortexFX可顯著提高生產(chǎn)率并提供更高容量，從而使得設(shè)計師能夠順暢地實現(xiàn)具有數(shù)百萬個單元的設(shè)計，在使用現(xiàn)有硬件資源的同時運用串?dāng)_規(guī)避、高級片上變異（AOCV）和多模多角（MMMC）分析功能每天產(chǎn)生200-500萬個單元級電路。TalusVortexFX是超大型復(fù)雜的先進(jìn)節(jié)點設(shè)計的理想解決方案。 發(fā)表于：1/10/2011 基于PROTEUS技術(shù)的ARM7顯示系統(tǒng)設(shè)計與仿真實現(xiàn) 基于PROTEUS技術(shù)的ARM7顯示系統(tǒng)設(shè)計與仿真實現(xiàn),本文通過液晶模塊、LPC2138芯片組合設(shè)計出一個顯示系統(tǒng)，同時運用Proteus技術(shù)對ARM7的LCD顯示系統(tǒng)進(jìn)行仿真，從而得到一種比較方便快捷的方式去學(xué)習(xí)ARM或設(shè)計ARM產(chǎn)品。 發(fā)表于：1/10/2011 基于SystemC的異構(gòu)多核通信模塊設(shè)計 本文在采用共享存儲器通信機制的同時，基于SystemC 提出且建立事務(wù)級多核通 信模型，并利用MP3 解碼程序?qū)嵗C明了本模型有效的實現(xiàn)了多核間的通信。 發(fā)表于：1/10/2011 MATLAB輔助DSP設(shè)計的研究與實現(xiàn) 提出結(jié)合MATLAB來開發(fā)DSP系統(tǒng)的思想，闡述了實現(xiàn)該思想的兩種工具，并詳細(xì)介紹了使用 MATLAB Link for Code Composer Studio輔助DSP設(shè)計的相關(guān)內(nèi)容。 發(fā)表于：1/9/2011 基于MATLAB在IIR濾波器的設(shè)計與仿真 傳統(tǒng)的數(shù)字濾波器的設(shè)計使用繁瑣的公式計算，改變參數(shù)后需要重新計算，從而在設(shè)計濾波器尤其是高階濾波器時工作量很大。利用MATLAB信號處理箱可以快速有效地實現(xiàn)數(shù)字濾波器的設(shè)計與仿真。 發(fā)表于：1/9/2011 基于MATLAB與QUARTUS II的FIR濾波器設(shè)計與驗證 在嵌入式導(dǎo)航計算機工程項目中，石英撓性加速度計的輸出信號需進(jìn)行數(shù)字濾波才能為導(dǎo)航計算機提供原始數(shù)據(jù)，為此需要設(shè)計一款FIR數(shù)字濾波器。這里使用 MATLAB軟件和Altera公司的FPGA開發(fā)軟件QuartusⅡ進(jìn)行FIR濾波器的設(shè)計仿真，該設(shè)計方案能夠直觀檢驗濾波器的設(shè)計效果，提高設(shè)計效率，縮短設(shè)計周期。 發(fā)表于：1/9/2011 基于Simulink的數(shù)控振蕩器性能仿真研究 本文在Simulink軟件平臺仿真LUTs技術(shù)實現(xiàn)NCOs時，累加器步長、累加器控制字等參數(shù)對NCOs性能的影響。重點討論NCOs的頻譜純度問題，即如何抑制雜波分量，影響頻譜純度的因素以及如何提高無雜散動態(tài)范圍(SpuriousFree Dynamic Range，SFDR)。 發(fā)表于：1/9/2011 基于Matlab GUI的模擬帶通濾波器的設(shè)計 本文在Matlab GUI基礎(chǔ)上設(shè)計了針對Chebyshev型模擬帶通濾波器的設(shè)計分析軟件。用戶在使用時只需輸入要設(shè)計的濾波器設(shè)計指標(biāo)值，選擇要設(shè)計的濾波器類型，即可在分析濾波器特性時只需選擇相應(yīng)菜單就能得出對應(yīng)的特性。 發(fā)表于：1/9/2011 基于MATLAB的車牌識別系統(tǒng)的研究 從MATLAB編程運行結(jié)果看，這里采用的圖像識別算法對車牌的定位非常有效，該算法可有效檢測車牌圖像的上下左右邊框、旋轉(zhuǎn)角度，準(zhǔn)確分割及識別車牌字符。 發(fā)表于：1/9/2011 ?…410411412413414415416417418419…?
