EDA與制造相關(guān)文章 MATHWORKS 為 REAL-TIME WORKSHOP 提供新的并行計算支持 MathWorks 日前發(fā)布了一項新功能，該功能可幫助致力于結(jié)合參考模型進(jìn)行組件化設(shè)計的工程師縮短代碼生成時間。 發(fā)表于：12/16/2010 利用 IDDR 簡化亞穩(wěn)態(tài) 在FPGA等同步邏輯數(shù)字器件中，所有器件的寄存器單元都需要預(yù)定義信號時序以使器件正確地捕獲數(shù)據(jù)，進(jìn)而產(chǎn)生可靠的輸出信號。當(dāng)另一器件將數(shù)據(jù)發(fā)送給FPGA時，F(xiàn)PGA的輸入寄存器必須在時鐘脈沖邊沿前保證最短的建立時間和時鐘脈沖邊沿后的保持時間，從而確保正常完整地接收信號。 發(fā)表于：12/16/2010 基于信號完整性分析的高速PCB設(shè)計 在高速PCB設(shè)計過程中，僅僅依靠個人經(jīng)驗布線，往往存在巨大的局限性。介紹利用Cadence軟件對高速PCB進(jìn)行信號完整性仿真。結(jié)合以CycloneII為核心的遠(yuǎn)距離無線通信系統(tǒng)控制模塊的PCB設(shè)計，利用Cadence的SPEECTRAQuest，提取器件的IBIS模型，確定關(guān)鍵信號線的拓?fù)浣Y(jié)構(gòu)，做信號完整性仿真。依靠仿真結(jié)果指導(dǎo)設(shè)計和制作，極大地提高了電路設(shè)計質(zhì)量，縮短了研發(fā)周期。本文主要介紹反射和串?dāng)_仿真。 發(fā)表于：12/16/2010 基于HyperLynx的高速PECL交流耦合時鐘 在目前的高速時鐘的電平標(biāo)準(zhǔn)中，PECL(正電壓射極耦合邏輯)是應(yīng)用較廣泛的一種，絕大多數(shù)高速ADC(A／D轉(zhuǎn)換器)、DAc(D／A轉(zhuǎn)換器)器件都支持這一時鐘電平。本文敘述。PECL的原理和常見端接方式，結(jié)合在ADc系統(tǒng)中的應(yīng)用，使用HyperLynx工具對設(shè)計后的電路進(jìn)行仿真以驗證設(shè)計思想。 發(fā)表于：12/15/2010 X波段小步進(jìn)頻率合成器的設(shè)計及實現(xiàn) 介紹一種小步進(jìn)、低相位噪聲的頻率合成方法。采用直接數(shù)字合成（DDS）產(chǎn)生小步進(jìn)信號，利用5 MHz整數(shù)步進(jìn)鎖相環(huán)與混頻電路組合方式改善了合成器的雜散和相位噪聲。 發(fā)表于：12/13/2010 基于HyperLynx的數(shù)字電路設(shè)計綜合仿真方法 針對數(shù)字電路系統(tǒng)設(shè)計中存在的信號完整性、散熱、電磁兼容性(EMC)等問題，結(jié)合HyperLynx仿真軟件提出了一種綜合仿真方法。通過雷達(dá)信號處理機(jī)的設(shè)計實例，詳細(xì)描述了HyperLynx各仿真模塊的功能和特點，為數(shù)字電路系統(tǒng)設(shè)計與仿真提供了重要參考。 發(fā)表于：12/13/2010 萊迪思的“POWER 2 YOU”能夠幫助設(shè)計人員降低電路板的設(shè)計成本和復(fù)雜性 萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今天宣布推出印刷版的書“Power 2 You”， 針對電路板的電源管理功能，為設(shè)計人員提供150頁的技術(shù)細(xì)節(jié)和設(shè)計考慮。作者是Srirama（“Shyam”） Chandra，他是電源管理領(lǐng)域被認(rèn)可的專家，發(fā)表了多篇有關(guān)電源管理的文章。 發(fā)表于：12/9/2010 Turbo碼中偽隨機(jī)交織器盲識別方法 Turbo碼中所采用的偽隨機(jī)交織器起到產(chǎn)生隨機(jī)數(shù)據(jù)和擾亂信息序列的作用。借助擴(kuò)頻通信中對PN碼進(jìn)行盲識別的二階循環(huán)統(tǒng)計量和分段互相關(guān)法，解決在無任何先驗知識的情況下，對基于偽隨機(jī)序列的偽隨機(jī)交織器進(jìn)行盲識別。仿真表明，將二階循環(huán)統(tǒng)計量和分段互相關(guān)法引入對偽隨機(jī)交織器進(jìn)行盲識別，在低信噪比下取得了較好的正確率。 發(fā)表于：12/7/2010 基于Nios的FFT算法軟硬件協(xié)同設(shè)計 摘要：在深入研究Nios自定制指令的軟硬件接口的基礎(chǔ)上，利用Matlab／DSPBuilder建立快速傅里葉變換FFT核心運(yùn)算指令基本模型，然后用Altera公司提供的Singacompiler工具對其進(jìn)行編譯，產(chǎn)生QuartusⅡ能夠識別的VHDL 發(fā)表于：12/7/2010 CAD/CAM軟件技術(shù)及其在數(shù)控機(jī)床中的應(yīng)用 介紹了CAD/CAM及其軟件產(chǎn)品,并結(jié)合數(shù)控機(jī)床,詳細(xì)敘述了在加工過程中使用CAD/CAM軟件的流程步驟,適用范圍和各模塊在加工過程中的重要作用,提出了數(shù)據(jù)文件轉(zhuǎn)換中的問題和解決方法以及數(shù)控加工CAD/CAM集成系統(tǒng)的開發(fā),概述了網(wǎng)絡(luò)化的發(fā)展趨勢。 發(fā)表于：12/7/2010 全國大學(xué)生數(shù)學(xué)建模競賽再度頒發(fā)MATLAB創(chuàng)新獎 近日，第19屆全國大學(xué)生數(shù)學(xué)建模競賽于廣州華南農(nóng)業(yè)大學(xué)理學(xué)院舉行頒獎儀式，對本次競賽的優(yōu)秀組織及參賽隊伍進(jìn)行了表彰和鼓勵。大會同時宣布，通過對全國一等獎獲獎名單的甄選，組委會向本科組的大連海事大學(xué)，參賽隊員為毋巖斌、趙寶強(qiáng)、王嘉寧，以及?？平M的深圳職業(yè)技術(shù)學(xué)院，參賽同學(xué)為黃盈、張林善、盧忠釧頒發(fā)了MATLAB創(chuàng)新獎，以表彰這兩組隊伍在比賽過程中的創(chuàng)新表現(xiàn)。MATLAB創(chuàng)新獎作為該競賽最高的獎項之一，繼去年首次為建模競賽設(shè)置該獎項后，今年再次為鼓勵大學(xué)生在建模競賽中的創(chuàng)新思維頒發(fā)該獎項。 發(fā)表于：12/6/2010 DDS原理及基于FPGA的實現(xiàn) 直接數(shù)字頻率合成技術(shù)(Direct Digital Synthesis，DDS)是一種從相位概念出發(fā)直接合成所需要的波形的新的全數(shù)字頻率合成技術(shù)，該技術(shù)具有頻率分辨率高、頻率變化速度快、相位可連續(xù)性變化等特點，在數(shù)字通信系統(tǒng)中被廣泛采用，是信號生成的最佳選擇。目前市場上可以見到很多集成的、多功能的專用DDS芯片，像AD9835、AD9954、AD9959等。但是在某些場合，專用DDS芯片在控制方式、頻率控制等方面與系統(tǒng)的要求差別很大，現(xiàn)場可編程門陣列(FPGA)器件具有工作速度快、集成度高、可靠性高和現(xiàn)場可編程等優(yōu)點。利用它來設(shè)計符合自己需要的DDS電路是一個很好的解決方法。 發(fā)表于：12/6/2010 分享PCB抄板/設(shè)計原理圖制成PCB板的過程經(jīng)驗 引言：通常從抄板或原理圖做成PCB板，所需要的技術(shù)要求并不高，做快PCB板很簡單，但實際操作中需要先明確目標(biāo)，當(dāng)然重點任然是了解所用元器件的功能對布局布線的要求，合理的做好元器件的布局和PCB板的布線，一定可以 發(fā)表于：12/5/2010 簡單實用畫PCB軟件推薦（新手實用） protel優(yōu)點：人性化，界面簡單，操作簡單，什么都能改，你想怎么樣畫就怎么樣畫。畫封裝，拼版，生產(chǎn)gerber等都還挺方便。缺點：除以上優(yōu)點都是缺點，呵呵。覆銅功能極差，文件很大，畫大些的板子 發(fā)表于：12/5/2010 在allegro中進(jìn)行更換元件封裝技巧應(yīng)用 在allegro中，由于元件的封裝出現(xiàn)了錯誤，需要修改元件封裝，這時需要執(zhí)行下面二步1、第一步先在allegro中打開需要修改的元件封裝dra,修改完后保存，如果是要換成另一個封裝或者全部新建來更新，請保證元件名 發(fā)表于：12/4/2010 ?…414415416417418419420421422423…?
