夜色资源网,福利视频一区二区

EDA與制造相關文章

佳能CEO談最新納米壓印光刻機：不能賣到中國

佳能公司計劃將其新芯片制造設備的定價僅為ASML Holding NV最好的光刻機成本的一小部分，尋求在目前在中美科技競爭中發(fā)揮核心作用的尖端設備領域取得進展。

發(fā)表于：11/6/2023

新思科技與Arm持續(xù)加速先進節(jié)點定制芯片設計

　　加利福尼亞州桑尼維爾，2023年11月1日 –新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）近日宣布，攜手Arm擴大合作，為Arm Neoverse? V2平臺和Arm Neoverse計算子系統(tǒng)（CSS）等全新Arm®技術提供優(yōu)化的IP和EDA解決方案。新思科技已加入“Arm全面設計”（Arm Total Design）生態(tài)系統(tǒng)，將充分利用其全球領先的技術和專業(yè)知識、Synopsys.ai?全棧式AI驅動型EDA全面解決方案，以及新思科技接口、安全和芯片生命周期管理IP，助力共同客戶加快基于Arm CSS解決方案的開發(fā)。基于雙方三十多年的緊密合作關系，新思科技與Arm進一步擴大合作范圍，幫助共同客戶能夠以更低的成本、更小的風險和更快的上市時間快速開發(fā)專用芯片。

發(fā)表于：11/2/2023

新思科技攜手臺積公司簡化多裸晶系統(tǒng)復雜性，推出面向臺積公司N3E工藝的“從架構探索到簽核” 統(tǒng)一設計平臺和經驗證的UCIe IP

? 新思科技3DIC Compiler集成了3Dblox 2.0標準，可用于異構集成和完整的“從架構探索到簽核”完整解決方案。 ? 新思科技 UCIe PHY IP在臺積公司N3E工藝上實現(xiàn)了首次通過硅片的成功（first-pass silicon success），可提供低延遲、低功耗和高帶寬的芯片間連接。 ? UCIe PHY IP與3DIC Compiler的結合將有效優(yōu)化多裸晶系統(tǒng)設計，能夠以更低的集成風險實現(xiàn)更高的結果質量。

發(fā)表于：10/31/2023

極速智能，創(chuàng)見未來

芯和半導體，作為國內首家推出“3DIC Chiplet先進封裝設計分析全流程”EDA平臺的EDA公司，在10月25日上海舉辦了2023芯和半導體用戶大會

發(fā)表于：10/30/2023

“Arm 全面設計”借助生態(tài)系統(tǒng)之力，擁抱 Arm 定制芯片時代

　　Arm 今日宣布推出“Arm® 全面設計 (Arm Total Design)”生態(tài)系統(tǒng)，致力于流暢交付基于 Neoverse? 計算子系統(tǒng) (CSS) 的定制系統(tǒng)級芯片 (SoC)。Arm 全面設計匯集了專用集成電路 (ASIC) 設計公司、IP 供應商、EDA 工具提供商、代工廠和固件開發(fā)者等行業(yè)領先企業(yè)，以加快并簡化基于 Neoverse CSS 的系統(tǒng)開發(fā)。Arm 全面設計生態(tài)系統(tǒng)的合作伙伴將可優(yōu)先取用 Neoverse CSS，從而為各方實現(xiàn)創(chuàng)新和加速上市時間，并降低打造定制芯片的成本和難度。

發(fā)表于：10/28/2023

泛林集團以 FIRST Global機器人挑戰(zhàn)賽為舞臺培養(yǎng)未來STEM人才

北京時間2023年10月24日——2023年度 FIRST Global機器人挑戰(zhàn)賽于10月7-10日在新加坡舉辦。

發(fā)表于：10/25/2023

使用半大馬士革工藝流程研究后段器件集成的工藝

　　隨著技術推進到1.5nm及更先進節(jié)點，后段器件集成將會遇到新的難題，比如需要降低金屬間距和支持新的工藝流程。為了強化電阻電容性能、減小邊緣定位誤差，并實現(xiàn)具有挑戰(zhàn)性的制造工藝，需要進行工藝調整。為應對這些挑戰(zhàn)，我們嘗試在1.5nm節(jié)點后段自對準圖形化中使用半大馬士革方法。我們在imec生產了一組新的后段器件集成掩膜版，以對單大馬士革和雙大馬士革進行電性評估。新掩膜版的金屬間距分別為14nm、16nm、18nm、20nm和22nm，前兩類是1.5nm節(jié)點后段的最小目標金屬間距，后三類用于工藝窗口評估。

發(fā)表于：10/24/2023

新思科技面向臺積公司N5A工藝技術推出業(yè)內領先的廣泛車規(guī)級IP組合

加利福尼亞州桑尼維爾，2023年10月23日—新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）近日宣布，面向臺積公司N5A工藝推出業(yè)界領先的廣泛車規(guī)級接口IP和基礎IP產品組合，攜手臺積公司推動下一代“軟件定義汽車”發(fā)展，滿足汽車系統(tǒng)級芯片（SoC）的長期可靠性和高性能計算需求。

發(fā)表于：10/23/2023

西門子發(fā)布 Tessent RTL Pro 強化可測試性設計能力

西門子數(shù)字化工業(yè)軟件近日推出 Tessent? RTL Pro 創(chuàng)新軟件解決方案，旨在幫助集成電路 (IC) 設計團隊簡化和加速下一代設計的關鍵可測試性設計 (DFT) 任務。

發(fā)表于：10/20/2023

ASML不懼佳能納米壓印！

近來，因為佳能發(fā)布了號稱可以生產2nm的新一代納米壓印光刻機，引起了大家對其與ASML競爭的廣泛討論。

發(fā)表于：10/18/2023

IN研風向縱橫生態(tài)！

第11屆EEVIA年度中國硬科技媒體論壇暨產業(yè)鏈研創(chuàng)趨勢展望研討會圓滿舉行

發(fā)表于：10/17/2023

挑戰(zhàn) EUV！佳能發(fā)布新型 2nm 光刻機

　　最新消息，近日佳能（Canon）發(fā)布了一個名為 FPA-1200NZ2C 的納米壓印半導體制造設備，號稱通過納米壓印光刻（NIL）技術實現(xiàn)了目前最先進的半導體工藝。

發(fā)表于：10/16/2023

萊迪思將在富昌電子2023年度AEU活動上展示最新的FPGA技術

　　中國上?！?023年10月13日——萊迪思半導體公司（NASDAQ：LSCC），低功耗可編程器件的領先供應商，今日宣布將參加富昌電子2023年AEU全球培訓項目。在此次活動中，萊迪思將參加一系列主題演講和研討會，探討其最新的FPGA技術創(chuàng)新，幫助客戶提高設計效率、優(yōu)化功耗、并加快產品的上市時間。

發(fā)表于：10/16/2023

年產12英寸大硅片360萬片！

10月5日，浙江麗水經濟技術開發(fā)區(qū)披露其重大項目建設進展。半導體大硅片/功率晶圓制造項目在列。

發(fā)表于：10/8/2023

央視《焦點訪談》：推進新型工業(yè)化鑄就發(fā)展新優(yōu)勢

習近平總書記在就推進新型工業(yè)化作出的重要指示中指出，新時代新征程，以中國式現(xiàn)代化全面推進強國建設、民族復興偉業(yè)，實現(xiàn)新型工業(yè)化是關鍵任務。

發(fā)表于：9/27/2023