頭條 2025年超半数手机SoC基于5nm及以下制程 3 月 24 日消息，Counterpoint 昨日表示，2025 年超过一半的全球智能手机 SoC 采用了 5nm 及以下工艺（注：以下称为“先进制程”）。随着苹果、高通、联发科今年各自推出 2nm 旗舰 AP 和中低端产品线的节点升级，这一比例有望上探 60%。 最新資訊 全球首款2nm GAA手机SoC芯片正式揭晓 12月19日消息，三星今天正式发布了新一代旗舰手机SoC——Exynos 2600。Exynos 2600是全球首款采用2nm GAA工艺打造的芯片，这也是全球半导体行业的一个重磅里程碑。 發(fā)表于：2025/12/19 高通提前完成对Alphawave Semi的收购 完善AI产品组合 12月19日消息，高通于当地时间12月18日宣布，已正式完成对Alphawave IP Group plc（Alphawave Semi）的收购，完成时间较原计划提前约一个季度。 發(fā)表于：2025/12/19 SK海力士256GB DDR5 RDIMM通过英特尔Xeon 6 平台认证 12月18日，韩国存储芯片大厂SK海力士宣布，其256GB DDR5 RDIMM 内存模块已完成英特尔数据中心认证流程，成为业界首款通过英特尔Xeon 6 平台验证的同级产品，将进入AI 与云端数据中心应用市场。 發(fā)表于：2025/12/19 模拟芯片大厂ADI宣布全系产品涨价 12月18日消息，模拟芯片大厂亚德诺半导体（ADI）近日向客户发出涨价通知，计划于2026年2月1日起对全系列产品进行涨价。 而根据业内消息显示，ADI此次涨价将会针对不同客户层级及料号推出差异化调价方案，整体的涨价幅度约为15%。其中，近千款军规级MPNs产品（后缀/883）涨幅或高达30%，具体执行细则正处于最终敲定阶段。 發(fā)表于：2025/12/19 扫地机器人鼻祖iRobot CEO自曝破产原因 北京时间12月18日，据《日经亚洲》报道，扫地机器人鼻祖、美国公司iRobot CEO加里·科恩(Gary Cohen)表示，未能适应市场变化、难以与中国竞争对手抗衡，导致了公司破产。 發(fā)表于：2025/12/18 摩尔线程开源自研3DGS三维高斯溅射基础库LiteGS 12 月 17 日消息，在香港举办的全球图形学领域学术盛会 SIGGRAPH Asia 2025 上，摩尔线程今日在 3D Gaussian Splatting Reconstruction Challenge（3DGS 重建挑战赛）中凭借自研技术 LiteGS 斩获银奖。 發(fā)表于：2025/12/18 光伏功率预测的对抗攻击与防御研究 深度神经网络已广泛应用于光伏功率预测，但却容易受到对抗攻击的威胁。为提高预测模型的对抗鲁棒性，提出了一种基于快速梯度符号法的对抗攻击算法与一种基于对抗训练的防御算法。快速梯度符号法生成具有时序关联性的对抗样本，建立攻击强度与预测误差的量化关系；对抗训练通过结合对抗样本，增强模型对输入扰动的泛化能力，以抵御对抗攻击。实验数据表明，对抗攻击能显著降低模型的预测准确率，而经过对抗训练的模型能有效提升鲁棒性。该方法验证了对抗攻防机制在光伏功率预测中的有效性，对电力系统的安全运行具有实际应用价值。 發(fā)表于：2025/12/17 基于SABNet的自闭症谱系障碍多模态脑影像识别研究 自闭症谱系障碍（ASD）是一种影响社交互动、沟通和行为的神经发展障碍，早期诊断至关重要，但在处理多模态脑数据时仍面临挑战。为此，提出了一种基于多模态特征融合的端到端模型SABNet，该模型通过稀疏自编码器对功能数据进行特征筛选，并结合结构数据构建联合特征。最终，结合双向长短期记忆网络和注意力机制提取动态序列中的重要信息，实现高效分类。通过在中型ASD-MRI数据集上的实验，SABNet在分类准确率（91.21%）等核心指标上明显优于传统方法，主成分分析进一步验证了其有效性。该研究表明了SABNet在ASD识别中的优异性能，并展示了多模态特征融合在脑疾病分类中的潜力。未来研究将致力于优化模型结构、扩大数据集规模，并提升其适用性和泛化能力。 發(fā)表于：2025/12/17 基于改进MobileNetV3-SSD的数据可视化区域实时检测方法 数据可视化在气象大数据中扮演重要角色，用户通过数据“看板”，从视觉上可以便捷地了解复杂数据的基本情况，而由于“看板”中不同数据版块的位置和大小具有可变性，用户难以快速寻找到自己所需的数据版块位置。基于此，提出一种基于改进MobileNetV3-SSD的数据可视化区域实时检测方法，在标准SSD的基础上结合MobileNetV3的注意力机制，并利用改进FPN模块对特征信息融合，可以快速精准地找到目标数据板块的“Title”位置，从而展示出所需的数据版块。该改进模型在大幅削减参数量的同时，Precision、Recall、mAP分别达到了83.05%、85.02%、74.35%，CPU每次推理时间降低至244 ms。 發(fā)表于：2025/12/17 1.75 GHz多功能时钟扇出缓冲器设计 基于CMOS工艺设计了一款多功能时钟扇出缓冲器。该缓冲器内置可编程分频器和延时调整器，可4通道独立输出差分时钟，每个通道均可进行分频和延时调整，且都支持LVDS（最高1.75 GHz）、HSTL（最高1.75 GHz）和1.8 V CMOS（最高350 MHz）三种逻辑电平类型。经测试验证：1.75 GHz差分时钟输入/输出；每路输出均可以旁路该路分频器或者设置最高2048的整数分频比；每通道均可进行数字和模拟延时调整；宽带随机抖动<110 fs RMS；附加随机抖动39 fs RMS（典型值，12 kHz~20 MHz）。该时钟扇出缓冲器可满足数据转换器、时钟树等应用所需的低抖动要求，可广泛应用于无线电收发机和通信系统中。 發(fā)表于：2025/12/17 <…17181920212223242526…>
