H片国产在线观看播放免费,国产热久久精亚洲第一激情

一種數(shù)字集群系統(tǒng)中GMSK信號的相偏跟蹤算法[通信與網(wǎng)絡][通信網(wǎng)絡]

針對國內(nèi)某集群系統(tǒng)采用準相干解調(diào)時遇到的頻率同步問題，進行研究討論并提出解決方案。由于準相干解調(diào)對系統(tǒng)收發(fā)的頻率同步精度要求非常高，采用常規(guī)的頻偏估計補償思路難以滿足要求，從而使得準相干解調(diào)的性能優(yōu)勢無法體現(xiàn)。針對此問題，提出了一種分段相位跟蹤算法：通過對頻偏補償后殘留頻偏引起的大相位誤差進行分段相位跟蹤并補償?shù)姆绞?，來降低殘留頻偏對系統(tǒng)解調(diào)性能的影響，所得解調(diào)性能與理想頻率同步下的性能基本一致。所提算法尤其適用于頻偏估計誤差較大的系統(tǒng)。

發(fā)表于：9/4/2024 3:09:37 PM

無線供電MEC中基于S-PSO的任務卸載策略研究[通信與網(wǎng)絡][物聯(lián)網(wǎng)]

隨著5G技術和物聯(lián)網(wǎng)的快速發(fā)展，大量的物聯(lián)網(wǎng)設備接入到無線通信網(wǎng)絡中，由于物聯(lián)網(wǎng)設備計算和能量資源有限，將移動邊緣計算（MEC）和無線供電技術（WPT）集成，可以給移動設備（MD）提供能量和計算任務處理服務。首先構建了多用戶設備多服務器的任務卸載模型，然后在粒子群優(yōu)化算法的基礎上，加入Levy飛行策略和改進的權重更新方法，提出了S-PSO算法來優(yōu)化系統(tǒng)的時延與能耗，最后仿真結果表明，S-PSO算法與其他基準方案相比較，有效降低了系統(tǒng)的時延與能耗，提高了計算網(wǎng)絡的性能。

發(fā)表于：9/4/2024 2:57:57 PM

面向臺區(qū)智能終端的高強度商用密碼安全管理方法研究[測試測量][智能電網(wǎng)]

低壓配電臺區(qū)智能融合終端安全業(yè)務的處理集中在安全芯片中，包括密鑰的存儲與使用、與云側端側的身份認證、數(shù)據(jù)的加解密等。針對智能融合終端安全業(yè)務集中轉(zhuǎn)發(fā)方案硬件成本過高、密鑰管理復雜的問題，通過協(xié)議結構化設計和狀態(tài)機輪詢，提出了數(shù)據(jù)中斷方式緩存與業(yè)務排隊分發(fā)處理的方法，實現(xiàn)在一顆安全模塊上多種安全業(yè)務的融合，融合方案充分利用了安全模塊的空閑時間片，統(tǒng)一了不同業(yè)務的密鑰管理，并通過功能和壓力測試驗證該方法的可行性和可靠性。達到了降本增效的目的，證明了配電臺區(qū)智能融合終端安全業(yè)務融合技術上可行，經(jīng)濟上節(jié)約，業(yè)務上必要。

發(fā)表于：9/4/2024 2:36:15 PM

雙模態(tài)穩(wěn)態(tài)誘發(fā)腦電刺激系統(tǒng)設計[測試測量][醫(yī)療電子]

穩(wěn)態(tài)誘發(fā)腦電具有頻率標簽特性，在大腦的感知和認知研究中具有廣泛應用。利用雙模態(tài)刺激可以探索兩類感知功能之間的相互影響。為此，設計一個集成視覺和聽覺模態(tài)的周期性感覺刺激系統(tǒng)。系統(tǒng)以STM32F103RC為核心，控制AD9959輸出兩路正弦信號，輸出信號經(jīng)過七階低通濾波電路和十倍放大電路處理，再控制LED燈和蜂鳴器產(chǎn)生視覺和聽覺刺激。系統(tǒng)輸出的正弦信號參數(shù)的平均誤差分別為0.03%（頻率）、1.10%（幅度）、0%（相位）。進一步，開展腦電采集實驗。實驗結果表明系統(tǒng)輸出的視覺和聽覺刺激能產(chǎn)生穩(wěn)態(tài)誘發(fā)腦電。該系統(tǒng)在視聽感知功能研究方面具有應用價值。

發(fā)表于：9/4/2024 2:25:30 PM

Optimality在多個場景的時域仿真中高效性的深度研究[模擬設計][工業(yè)自動化]

隨著產(chǎn)品的速率及復雜性越來越高，針對仿真而言，除了要求仿真本身具有非常高的精度外，還對仿真的效率提出了很高的要求。具體到不同的信號模塊，如DDR系統(tǒng)或者高速串行信號上，基于速率越來越高，越來越希望仿真給能出“最優(yōu)解”的配置，例如DDR5顆粒的ODT的最優(yōu)配置，高速信號芯片的加重均衡的最優(yōu)配置等參數(shù)。那么如何在成百上千種組合的參數(shù)中選擇相對最優(yōu)的參數(shù)呢？傳統(tǒng)的軟件只能通過大量的掃描來進行篩選，在仿真時間和工程師的精力兩方面都有比較大的耗費。使用Optimality軟件，通過分享一些具體的仿真案例，展現(xiàn)軟件的智能性，幫助使用者更快速挑選出最優(yōu)的參數(shù)，使DDR及高速串行的仿真工作變得更加輕松，充分體現(xiàn)出Optimality軟件的高效性。

發(fā)表于：9/4/2024 2:14:34 PM

基于AI加速的可復用FPV平臺庫[人工智能][汽車電子]

形式驗證FPV可將DUT抽象為狀態(tài)空間進行遍歷，針對動態(tài)仿真難以隨機到的邊界場景、異常場景和復雜組合場景可提高收斂速度，增強驗證質(zhì)量。但高質(zhì)量Property開發(fā)對驗證人員能力有較高的要求。面對該挑戰(zhàn)，基于Cadence公司Jaspergold ABVIP提出了一種可復用FPV平臺庫解決方案，可在不同模塊之間重用，降低FPV驗證平臺搭建時間，提升Property質(zhì)量，同時借助其AI工具Proof Master生成加速Proven效率的database。FPV平臺庫+AI Database已在中興微電子某車規(guī)項目落地并復用，發(fā)現(xiàn)動態(tài)仿真遺漏的4個故障。Proof Master可應用于項目全周期內(nèi)，回歸效率平均提升80.17%，F(xiàn)PV平臺庫+AI database可提升FPV 初次Proven效率44.96%。與此同時對生成式大模型提升Property編寫效率做了一定探討。

發(fā)表于：9/4/2024 2:03:07 PM

使用Cadence AI技術加速驗證效率提升[EDA與制造][消費電子]

隨著硬件設計規(guī)模和復雜程度的不斷增加，驗證收斂的挑戰(zhàn)難度不斷增大，單純依靠增加 CPU 核數(shù)量并行測試的方法治標不治本。如何在投片前做到驗證關鍵指標收斂，是驗證工程師面對的難題。為解決這一難題，提出了采用人工智能驅(qū)動的驗證EDA工具和生成式大模型兩種提效方案，其中EDA工具有Cadence利用人工智能驅(qū)動的Verisium apps和采用機器學習技術Xcelium ML，前者用來提升驗證故障定位效率，包括Verisium AutoTriage、Verisium SemanticDiff、Verisium WaveMiner等，后者可用來提升驗證覆蓋率收斂效率。生成式大模型可輔助智能debug和自動生成驗證用例，主要介紹各實現(xiàn)方案，并給出了項目實驗提升結果。

發(fā)表于：9/4/2024 1:52:25 PM

Virtuoso iQuantus Insight及Quantus Insight流程在FINFET先進工藝項目中加速后仿迭代的應用[模擬設計][工業(yè)自動化]

發(fā)表于：9/4/2024 1:41:00 PM

基于Cerebrus的Genus+Innovus流程的功耗面積優(yōu)化[模擬設計][消費電子]

對于性能功耗面積（PPA）的追求已成為IC芯片設計的共識，尤其是發(fā)展到先進工藝節(jié)點，PPA已成為IC設計綜合性能的重要指標，尤其是對于大型SoC芯片中clone很多次的模塊，對于PPA的追求變得更加極致。介紹了基于Cadence公司的Genus工具和Cerebrus 工具，通過綜合階段與后端PR各個階段的優(yōu)化，共同提升PPA的優(yōu)化方案。最終結果顯示，在時序及DRC基本收斂的情況下，使用Cerebrus工具相比Innovus可以使功耗降低3.5%，面積降低3.1%，使用Genus+Innovus流程可以使功耗降低6.4%，面積降低8.5%，極大地降低了芯片的面積及功耗。

發(fā)表于：9/4/2024 1:31:51 PM

Conformal ECO寄存器新增的掃描鏈自動化接入方案[模擬設計][工業(yè)自動化]

隨著芯片規(guī)模的增加，ECO的需求和大小也隨之增加，其中當新增寄存器數(shù)量達到百位量級時，人工接入掃描鏈難度也將急劇上升?；贑adence的Conformal和Innovus等工具，在綜合考量邏輯正確性和中后端物理實現(xiàn)可行性的基礎上，采用歸一思路下的“S”型連線和room值下的再分組等方法，實現(xiàn)了上述問題的自動化和高效化解決，在邏輯上確保了時鐘域一致性等問題，物理上同時兼顧了布局布線優(yōu)化和最大掃描鏈長度。并且其自動化的高效性，在項目實踐中能夠快速完成上百數(shù)量寄存器的掃描鏈接入。

發(fā)表于：9/4/2024 1:21:13 PM