123,123,123

基于Cadence软件平台的分布式电源噪声仿真方法研究[EDA与制造][工业自动化]

为了缩短采用PowerSI提取电源S参数的建模时间，提高芯片内部功能模块电源仿真的精度，进一步识别敏感区域电源噪声，引入了一种基于封装电源的分布式建模及电源噪声实测点确定方法。用该方法研究了系统处理芯片内部功能模块的电源仿真，发现在时域电源仿真的噪声中，同一数据流流经功能近似的电源模块产生的电源噪声存在相似性。在此基础上，建立电源分布式模型，将功能近似的电源模块进行分组，并将分组后的封装电源S 参数模型和die内RC模型融入到电源时域噪声仿真中，然后根据仿真结果确定封装bump处敏感区域噪声实测点的位置。通过仿测对比发现，在噪声频域主频点对齐的条件下，噪声时域的仿测误差小于6%，验证了所提分布式仿真方法的有效性。

發(fā)表于：2025/8/14 下午1:26:00

基于Innovus COD的高效时钟树综合方法及应用[EDA与制造][工业自动化]

基于Cadence Innovus 时钟树综合与优化引擎COD，提出了一种对于spec文件优化精简的方案（auto_spec flow），该方案省去了工具自动生成的spec中冗余的内容，并根据各命令类型进行重新排序，方便用户进行spec文件的阅读与管理。此外auto_spec flow还考虑了时钟树综合中常见的问题，如DFT时钟对功能时钟的影响，以及generated_clock对主时钟的影响，分别添加了DFT时钟处理脚本，以及generated_clock自动识别处理功能。实验结果表明，auto_spec flow能够有效地提升工作效率，缩短时钟latency，提升时钟质量，并对芯片PPA的提升具有重要意义。

發(fā)表于：2025/8/14 下午1:16:00

Voltus Insight AI 在高性能CPU核物理实现上的全流程应用[EDA与制造][工业自动化]

随着高性能计算芯片设计向先进工艺节点演进，芯片集成度的飞跃式增长使得晶体管密度突破每平方毫米数亿门级，导致电源分配网络（PDN）的金属线宽持续收窄，通孔电阻呈非线性上升，加上高密度逻辑单元在吉赫兹级时钟频率下的同步翻转行为，显著加剧了电压降（IR Drop）风险。基于Cadence Voltus Insight AI feature，提出了一种针对高性能CPU核的物理实现的全流程电压降优化方案，通过整合AI驱动的IR感知布局（IR-Aware Placement）、电源网络加强（reinforce_pg）及Watch Box修复技术，能够动态预测电源网格的电流分布热点，对高功耗逻辑单元进行摆放优化，实现IR 热点区域的提前预防和高效修复。结果表明，在相同条件下，不仅能节约时间，提高效率，电压降修复率也从过去的66%显著提升至96%，同时避免了时序（Timing）与设计规则（DRC）的恶化。

發(fā)表于：2025/8/13 下午5:17:00

Virtuoso Schematic Migration在模拟电路迁移中的应用[EDA与制造][工业自动化]

设计在不同工艺节点之间的迁移是每位IC设计师都非常关注的热点问题。为了帮助IC设计师解决这一问题，Cadence携手全球各大晶圆代工厂，开发出新的技术，以高效地将电路图迁移到新的节点，并使用更新的分析工具来确保获得最佳结果。Virtuoso Schematic Migration（VSM）是Virtuoso Studio IC23.1中基于Schematic XL的一个先进的电路迁移平台。可以帮助工程师快速地将自己的设计在不同工艺间进行迁移，以大幅度缩减电路设计周期，提高研发效率。该工具不仅支持多个library之前的协同迁移，同时也支持电路顶层的hierarchy迁移，在不同晶圆厂商工艺间迁移时也能自动解决器件pin错位的问题。

發(fā)表于：2025/8/13 下午5:09:00

使用SpectreX-GPU加速大规模高精度模拟电路的仿真验证[EDA与制造][工业自动化]

随着半导体先进工艺的发展，集成电路规模、复杂度不断增加，给电路仿真验证带来了极大的挑战。利用SpectreX-GPU加速电路仿真，极大地提升了先进工艺大规模高精度复杂电路的仿真验证效率，突破了该类设计的仿真验证瓶颈。SpectreX-GPU是Cadence Spectre平台一款新的全精度SPICE仿真引擎，将传统的基于CPU的电路仿真工具拓展至更大算力的CPU-GPU异构计算中，结合了GPU强大的并行计算能力与CPU的复杂运算能力，实现两种计算能力之间的高效调度和平衡，同时保持SpectreX仿真器的准确性。针对本公司不同类型的实际电路，利用SpectreX-GPU 仿真引擎和GPU进行仿真，与基于CPU的SpectreX相比，在不影响仿真精度的前提下，显著缩短了仿真时间，提高了验证效率和覆盖范围，帮助工程师在保证设计质量的前提下进一步缩短设计周期。

發(fā)表于：2025/8/13 下午5:00:00

片上网络相关技术研究综述[模拟设计][通信网络]

随着集成电路技术向纳米尺度深入发展，片上网络（Network-on-Chip，NoC）作为解决多核系统通信瓶颈的关键技术，受到广泛关注。基于最新研究成果，探讨了影响NoC发展的几个方面关键问题，包括拓扑结构、路由算法、交换机制和服务质量等方面的典型技术和最新进展。研究表明，当前一些新兴技术显著提升了NoC的性能，如降低通信延迟、提升吞吐量、优化功耗控制及提高资源利用率等。尽管如此，仍面临集成难度高、流量管理难等诸多挑战。最后，总结了NoC技术的现存问题，并探讨了未来发展趋势。

發(fā)表于：2025/8/13 下午4:50:00

勘探开发数据标准展示工具的设计与实现[其他][其他]

立足于勘探开发数据标准的业务特性及其应用场景，设计了一款数据标准展示工具,并基于Spring Boot开发框架和Vue框架分别实现后端和前端的工具开发工作。该工具具备多项功能，包括数据标准规范文档的分册展示、勘探开发业务流程展示，以及勘探开发业务数据标准规范和主数据标准规范的可视化呈现。用户通过该工具，可按照不同的业务层级、业务活动、数据集及其相互之间的关联关系进行直观的图形化浏览和查看。结合勘探开发业务特点和业务流程，通过数据标准的可视化展示，该工具极大地增强了数据标准的共享性和可理解性，从而促进了数据标准在企业内部的有效沟通和应用，为勘探开发数据治理工作提供了坚实的基础，助力勘探开发数据管理整体效率和质量的提升，同时为数据驱动决策和业务优化提供了有力支持。

發(fā)表于：2025/7/29 下午4:33:51

风险等级化视角下行政算法的差序化公开[其他][其他]

当从行政法秉持的行政公开性立场对行政算法予以关注并对其透明度规制进行制度性回应时，与其追求一个难以普遍适用的单一路径，不如采用“差序化”监管的理念，顺应自动化行政中算法的不同特点，在方法论上放弃统一适用的公开路径，转而透过对实践的总结和归类，以算法对权利的实质影响程度为标准，抽象出算法介入自动化行政的不同风险等级，并对其适配相应的公开要求，明确其公开程度与具体的公开方式，最大程度上规避自动化行政中算法实质风险的不确定性与法律规范所追求的普遍适用性之间的矛盾。

發(fā)表于：2025/7/29 下午4:02:16

犯罪恐惧感对隐私让渡意愿的影响研究[模拟设计][工业自动化]

海量的个人信息用于社会治理，虽然降低了犯罪恐惧感，但是也带来“去知觉化”的问题和隐私泄露的风险。为了促进数据私益和公益的平衡，基于2023年中国犯罪被害调查数据，围绕隐私权衡行为的影响因素展开实证研究。结果表明，犯罪恐惧感不仅直接降低了人们的隐私让渡意愿，还会通过降低警察信任感和官方媒体效力降低让渡意愿。因此，应当从减轻犯罪恐惧感入手，建立透明的信息利用机制，利用数据价值的同时规避隐私泄露风险，确保始终将群众作为受益者。

發(fā)表于：2025/7/29 下午3:33:16

生成式人工智能嵌入数字政府的数据安全风险及其法律规制[人工智能][信息安全]

生成式人工智能深度嵌入数字政府意义重大，但其引发的全周期数据安全风险不容忽视。通过解构数据“收集—处理—存储—输出”四阶段风险，发现收集阶段存在安全与质量隐患，处理阶段面临算法歧视与黑箱挑战，存储环节有数据泄露与归责困境，输出阶段则涉及数据失真与侵权风险。借鉴欧盟“先监管后发展”和美国“技术驱动立法”经验，提出分阶规制框架：收集阶段实行分类分级与源头审查，处理阶段强化伦理审查与清单管理，存储阶段构建软硬法协同标准与公私合作责任模式，输出阶段引入沙箱监管与数字确权。以此推动数字政府建设，实现科技、风险治理与安全法治的协同共进。

發(fā)表于：2025/7/29 下午3:22:15