一種用于核與粒子物理實(shí)驗(yàn)數(shù)字化的多重?cái)?shù)觸發(fā)判選電路設(shè)計(jì)[模擬設(shè)計(jì)][數(shù)據(jù)中心]

核與粒子物理實(shí)驗(yàn)中，因?qū)嶒?yàn)本底與探測(cè)器噪聲影響，實(shí)驗(yàn)需要通過(guò)觸發(fā)判選機(jī)制篩選出有效物理事例，剔除掉本底噪聲。針對(duì)物理實(shí)驗(yàn)高事例率情況下基于擊中多重?cái)?shù)（Hit multiplicity，NHit）的觸發(fā)判選需求，設(shè)計(jì)了一種高性能數(shù)字觸發(fā)判選電路。該電路具有13路高速串行通信接口，支持光纖數(shù)據(jù)傳輸與千兆網(wǎng)絡(luò)通信；板載32 Gb DDR4緩存與高性能FPGA，以支持大容量高速存儲(chǔ)與實(shí)時(shí)數(shù)據(jù)處理?；谠撾娐房蛇\(yùn)行實(shí)時(shí)的硬件NHit觸發(fā)算法，從而實(shí)現(xiàn)對(duì)前端數(shù)據(jù)的快速觸發(fā)判選與數(shù)據(jù)讀出，同時(shí)該電路便于擴(kuò)展，可靈活地用在不同的物理實(shí)驗(yàn)上。經(jīng)過(guò)測(cè)試驗(yàn)證，數(shù)字觸發(fā)判選電路單路光纖接口傳輸速率可達(dá)8.125 Gb/s，上行網(wǎng)絡(luò)傳輸速率達(dá)949.3 Gb/s，DDR4緩存實(shí)際讀寫速率可達(dá)102.6 Gb/s，滿足數(shù)字觸發(fā)判選電路設(shè)計(jì)的數(shù)據(jù)傳輸與緩存需求。

發(fā)表于：1/16/2023 9:15:00 AM