頭條 開(kāi)啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化 隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場(chǎng)對(duì)具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。 然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時(shí)應(yīng)對(duì)軟件孤島、互聯(lián)網(wǎng)時(shí)代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對(duì)性地應(yīng)用高性能軟硬件的解決方案。 最新資訊 多級(jí)嵌套維納濾波器中協(xié)方差矩陣計(jì)算的FPGA實(shí)現(xiàn) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁(yè),技術(shù),EDA及可編程 發(fā)表于：3/11/2008 多通道可調(diào)脈寬脈沖發(fā)生器設(shè)計(jì) 設(shè)計(jì)應(yīng)用,站點(diǎn)首頁(yè),技術(shù),嵌入式系統(tǒng),EDA及可編程 發(fā)表于：3/10/2008 將MOST控制消息用到極致 芯片及解決方案,站點(diǎn)首頁(yè),芯片,EDA及可編程 發(fā)表于：3/7/2008 成都造 FPGA平臺(tái)成功研發(fā) 廠商新聞,站點(diǎn)首頁(yè),資訊,EDA及可編程,消費(fèi)電子 發(fā)表于：3/7/2008 基于SoPC技術(shù)的激光直寫(xiě)數(shù)字伺服控制器 芯片及解決方案,站點(diǎn)首頁(yè),芯片,嵌入式系統(tǒng),EDA及可編程 發(fā)表于：3/7/2008 利用串行RapidIO連接功能增強(qiáng)DSP協(xié)處理能力 芯片及解決方案,站點(diǎn)首頁(yè),芯片,MCU/DSP,EDA及可編程 發(fā)表于：3/7/2008 MOST引領(lǐng)汽車(chē)多媒體 芯片及解決方案,站點(diǎn)首頁(yè),芯片,EDA及可編程,多媒體,汽車(chē)電子 發(fā)表于：2/26/2008 用FPGA構(gòu)建PCI Express端點(diǎn)器件的最佳平臺(tái) PCI Express是一種使用時(shí)鐘數(shù)據(jù)恢復(fù)(CDR)技術(shù)的高速串行I/O互連機(jī)制。PCI Express第一代規(guī)范規(guī)定的線速率為每通道2.5Gbps，可以讓您建立具備單通道(x1)鏈路2Gbps(經(jīng)8B/10B編碼)直至32通道64Gbps吞吐量的應(yīng)用。這樣就能在保持或改進(jìn)吞吐量的同時(shí)，顯著減少引腳數(shù)量。另外，還可以減小PCB的尺寸、降低印制線和層的數(shù)量，并簡(jiǎn)化布局和設(shè)計(jì)。引腳數(shù)量減少，也就意味著噪聲和電磁干擾(EMI)降低。CDR消除了寬并行總線中普遍存在的時(shí)鐘-數(shù)據(jù)歪斜問(wèn)題，簡(jiǎn)化了互連實(shí)現(xiàn)。 發(fā)表于：2/26/2008 利用Spartan-3系列FPGA實(shí)現(xiàn)安全解決方案 芯片及解決方案,站點(diǎn)首頁(yè),芯片,EDA及可編程 發(fā)表于：2/25/2008 一種針對(duì)功率設(shè)計(jì)SDR的整體方法 芯片及解決方案,站點(diǎn)首頁(yè),芯片,模擬技術(shù),EDA及可編程 發(fā)表于：2/25/2008 ?…601602603604605606607608609610…?
