《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 業(yè)界動(dòng)態(tài) > 基于FPGA的智能型控制應(yīng)用于感應(yīng)電機(jī)設(shè)計(jì)

基于FPGA的智能型控制應(yīng)用于感應(yīng)電機(jī)設(shè)計(jì)

2008-03-21
作者:鐘招民,林明宏,陳奕隆,林志明

本設(shè)計(jì)最重要也最難以實(shí)現(xiàn)的部分是在智能控制演算法實(shí)現(xiàn)部分,因?yàn)樗岢隹刂品▌t使用到的計(jì)算量較多,同時(shí)需要使用到正負(fù)數(shù)以及浮點(diǎn)等復(fù)雜運(yùn)算,而Verilog HDL是利用二進(jìn)制的觀念,故當(dāng)采用Verilog HDL來撰寫的話,雖然可以分別利用補(bǔ)碼及固點(diǎn)的方式來實(shí)現(xiàn),但對(duì)于不熟悉Verilog HDL語法的人來說,將會(huì)需要花費(fèi)較多的時(shí)間來撰寫,同時(shí)程序在維護(hù)上也顯得困難重重。然而,當(dāng)采用Altera公司的Nios嵌入式核心處理器" title="核心處理器">核心處理器來設(shè)計(jì)時(shí),除了可采用較為熟悉的C語言撰寫外,也不需要考慮到數(shù)值的正負(fù)數(shù)以及浮點(diǎn)問題,可以直接以十進(jìn)制的觀念來撰寫,且如果將控制法則利用Nios嵌入式核心處理器來撰寫的話,會(huì)因?yàn)镹ios core的編譯時(shí)間" title="編譯時(shí)間">編譯時(shí)間較硬件快很多,所以在參數(shù)調(diào)整時(shí),而可以節(jié)省許多時(shí)間。另外,因Nios嵌入式核心處理器也提供了浮點(diǎn)的定制化" title="定制化">定制化指令,所以當(dāng)設(shè)計(jì)者加入定制化指令后,將可以大大地降低硬件在處理浮點(diǎn)運(yùn)算" title="浮點(diǎn)運(yùn)算">浮點(diǎn)運(yùn)算所需的時(shí)間,進(jìn)而提升系統(tǒng)的效能。

?

基于FPGA的智能型控制應(yīng)用于感應(yīng)電機(jī)" title="感應(yīng)電機(jī)">感應(yīng)電機(jī)設(shè)計(jì).pdf

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請(qǐng)及時(shí)通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。