頭條 開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化 隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場(chǎng)對(duì)具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。 然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時(shí)應(yīng)對(duì)軟件孤島、互聯(lián)網(wǎng)時(shí)代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對(duì)性地應(yīng)用高性能軟硬件的解決方案。 最新資訊 FPGA在數(shù)字式頻分多路副載波解調(diào)器中的應(yīng)用 技術(shù)論文,站點(diǎn)首頁(yè),技術(shù),EDA及可編程 發(fā)表于：4/8/2009 基于CPLD和AD9852的多功能信號(hào)模擬器設(shè)計(jì) 芯片及解決方案,站點(diǎn)首頁(yè),芯片,模擬技術(shù),EDA及可編程 發(fā)表于：4/8/2009 新思科技VCS多核技術(shù)使驗(yàn)證速度提升兩倍 新器件,站點(diǎn)首頁(yè),芯片,EDA及可編程 發(fā)表于：4/7/2009 The MathWorks攜手Vector，實(shí)現(xiàn)AUTOSAR應(yīng)用程序工具的互用性 廠商新聞,站點(diǎn)首頁(yè),資訊,EDA及可編程 發(fā)表于：4/7/2009 PSoC Designer器件選型手冊(cè) PSoC Designer是Cypress用于PSoC芯片開發(fā)的集成開發(fā)環(huán)境，該軟件功能強(qiáng)大，使用簡(jiǎn)單。 發(fā)表于：4/7/2009 V850 8482的System LSI原型 廠商新聞,站點(diǎn)首頁(yè),資訊,EDA及可編程 發(fā)表于：4/3/2009 智能手機(jī)將成手機(jī)市場(chǎng)領(lǐng)頭羊 EDA及可編程,博客精華 發(fā)表于：4/3/2009 基于CORDIC算法高精度浮點(diǎn)超越函數(shù)的FPGA實(shí)現(xiàn) 如何以合理的硬件代價(jià)來(lái)實(shí)現(xiàn)高精度浮點(diǎn)超越函數(shù)計(jì)算，成為了微處理器設(shè)計(jì)過(guò)程當(dāng)中的一個(gè)非常重要的問(wèn)題。本論文提出了一種新的輸入輸出浮點(diǎn)處理單元硬件架構(gòu)，它能將數(shù)據(jù)從CORDIC算法內(nèi)部格式轉(zhuǎn)變?yōu)樘幚砥髂軌蛑С值腎EEE754標(biāo)準(zhǔn)浮點(diǎn)數(shù)據(jù)格式。并且輸入數(shù)據(jù)支持兩種不同的角度單位浮點(diǎn)數(shù)據(jù)直接輸入，即以度為單位和以弧度為單位。同時(shí)，硬件模塊還直接支持超過(guò)360度(2π弧度)的大角度數(shù)據(jù)輸入，這樣就不需要用軟件來(lái)對(duì)輸入角度進(jìn)行預(yù)處理，極大地減少了超越函數(shù)的計(jì)算時(shí)間。最后，該浮點(diǎn)硬件計(jì)算模塊在Altera公司Nios II處理器系統(tǒng)中以用戶自定義指令的形式完成了實(shí)現(xiàn)。通過(guò)用C語(yǔ)言程序來(lái)驗(yàn)證了浮點(diǎn)CORDIC模塊的正確性。 發(fā)表于：4/2/2009 Altera 40-nm Stratix IV GX FPGA通過(guò)了PCI Express 2.0體系結(jié)構(gòu)PCI-SIG兼容性測(cè) 新器件,站點(diǎn)首頁(yè),芯片,EDA及可編程 發(fā)表于：4/2/2009 新環(huán)境、新工藝、新挑戰(zhàn)下的FPGA發(fā)展策略 專訪,站點(diǎn)首頁(yè),EDA及可編程 發(fā)表于：4/2/2009 ?…523524525526527528529530531532…?
