頭條 開啟工業(yè)4.0：集成EtherCAT和萊迪思FPGA實(shí)現(xiàn)高級(jí)自動(dòng)化 隨著工業(yè)領(lǐng)域向?qū)崿F(xiàn)工業(yè)4.0的目標(biāo)不斷邁進(jìn)，市場(chǎng)對(duì)具備彈性連接、低功耗、高性能和強(qiáng)大安全性的系統(tǒng)需求與日俱增。 然而，實(shí)施數(shù)字化轉(zhuǎn)型并非總是一帆風(fēng)順。企業(yè)必須在現(xiàn)有環(huán)境中集成這些先進(jìn)系統(tǒng)，同時(shí)應(yīng)對(duì)軟件孤島、互聯(lián)網(wǎng)時(shí)代前的老舊設(shè)備以及根深蒂固的工作流程等挑戰(zhàn)。它們需要能夠在這些限制條件下有針對(duì)性地應(yīng)用高性能軟硬件的解決方案。 最新資訊 ASIC初創(chuàng)公司遭遇寒冬，被FPGA取代的趨勢(shì)明顯？ 多方視點(diǎn),站點(diǎn)首頁(yè),資訊,EDA及可編程 發(fā)表于：4/2/2009 基于FPGA的數(shù)字信道化接收機(jī)的研究及實(shí)現(xiàn) 數(shù)字接收機(jī)設(shè)計(jì)，一般要具有寬帶頻率覆蓋、高的靈敏度和動(dòng)態(tài)范圍、可以檢測(cè)同時(shí)到達(dá)信號(hào)，以及高的測(cè)頻精度和頻率分辨率等性能要求。通常的電子戰(zhàn)偵察接收機(jī)，同時(shí)多信號(hào)處理能力比較弱，同一時(shí)刻只能處理一個(gè)信號(hào)，這已不能適應(yīng)日益復(fù)雜的電磁環(huán)境下的信息化戰(zhàn)場(chǎng)需求。本文根據(jù)偵察接收機(jī)設(shè)計(jì)中所面臨的問(wèn)題，提出一種基于多相濾波器組的數(shù)字信道化測(cè)頻接收機(jī)的設(shè)計(jì)方法，并進(jìn)行了深入的理論分析，用大量計(jì)算機(jī)仿真實(shí)驗(yàn)驗(yàn)證所設(shè)計(jì)的接收機(jī)的性能。 發(fā)表于：4/2/2009 賽靈思Virtex-6 FPGA開始發(fā)貨 推薦芯片(中間),站點(diǎn)首頁(yè),芯片,EDA及可編程 發(fā)表于：4/1/2009 適用于H.264/AVC的去塊效應(yīng)濾波器硬件設(shè)計(jì) 技術(shù)論文,站點(diǎn)首頁(yè),技術(shù),EDA及可編程,多媒體 發(fā)表于：4/1/2009 Altera在天津大學(xué)成立國(guó)內(nèi)第60所EDA/SOPC聯(lián)合實(shí)驗(yàn)室 廠商新聞,站點(diǎn)首頁(yè),資訊,EDA及可編程 發(fā)表于：3/31/2009 Altera在天津大學(xué)成立國(guó)內(nèi)第60所EDA/SOPC聯(lián)合實(shí)驗(yàn)室 廠商新聞,站點(diǎn)首頁(yè),資訊,EDA及可編程 發(fā)表于：3/31/2009 一種高效信道化接收機(jī)設(shè)計(jì)與實(shí)現(xiàn) 技術(shù)論文,站點(diǎn)首頁(yè),技術(shù),網(wǎng)絡(luò)與通信,模擬技術(shù),EDA及可編程 發(fā)表于：3/30/2009 利用 FPGA 實(shí)現(xiàn)工業(yè)電機(jī)控制的大幅節(jié)能 芯片及解決方案,站點(diǎn)首頁(yè),芯片,EDA及可編程 發(fā)表于：3/27/2009 Cadence端到端解決方案 助力華亞微發(fā)展 廠商新聞,站點(diǎn)首頁(yè),資訊,EDA及可編程 發(fā)表于：3/25/2009 基于SoPC的神經(jīng)網(wǎng)絡(luò)速度控制器的實(shí)現(xiàn) 芯片及解決方案,站點(diǎn)首頁(yè),芯片,網(wǎng)絡(luò)與通信,EDA及可編程 發(fā)表于：3/24/2009 ?…524525526527528529530531532533…?
