?? 新思科技(synopsys)日前發(fā)布了其“具有里程碑意義的”最新一代針對模擬/混合信號(AMS)和數(shù)字設計的完整解決方案－Discovery 2009驗證平臺。來自該公司的消息稱，通過在整個平臺中采用多核仿真技術與VCS功能性驗證、CustomSim統(tǒng)一電路仿真解決方案、以及全面的低功耗驗證技術，Discovery 2009能夠提供比之前解決方案快達四倍的驗證速度。
?
?? 從最早的Compiled，到之后的Roadrunner、Radiant、Native Testbench(NTB)，synopsys使VCS的驗證速度每兩年提升2-3倍。2008年3月，該公司又宣布了一份全面實施多核技術的規(guī)劃，計劃在其驗證、實現(xiàn)和制造平臺上廣泛配置先進的并行、多 線程、及其他優(yōu)化的計算技術，以縮短芯片的研發(fā)周期。其最新的技術成果就是目前我們所看到的VCS多核技術擴展。
?? Synopsys平臺營銷高級總監(jiān)Steve Smith對記者說，隨著IC設計中更多內核的出現(xiàn)，工程師們除了一直試圖在性能、功耗和虛擬化之間尋找最佳平衡點之外，還不得不“迎接”越來越多來自驗證方面的挑戰(zhàn)?！氨热纾阌锌赡苄枰芨嗟姆抡嫜h(huán)以便找到隱藏的BUG，或者是，必須去驗證那些功耗管理電路。”
?? 效率提升的關鍵在于synopsys此次將VCS多核技術與Native Testbench編譯器進行了結合，把原本耗時的計算處理任務(仿真、覆蓋率、斷言、調試等)動態(tài)分配至多個內核進行并行處理，從而能夠再次刷新驗證速度記錄?！斑@不能不說是一個完美的組合”，Steve表示。
? “VCS的出現(xiàn)把NTB優(yōu)化應用推進到了多核CPU層面上，不僅包括之前提及的計算處理任務，還包括待測設計(DUT)?！盨teve進一步解釋說，“以前的仿真器只能在一個處理器上運行。而如今，設計層面并行性(DLP)讓用戶能夠同時模擬一個核的多個實例(instance)、一個大型設計的多個部分、或者以上兩者的結合；而應用層面并行性(ALP)則可以讓設計者在多核上同時運行testbenches、斷言、覆蓋率和調試功能?！?
?? 從現(xiàn)場展示的數(shù)據(jù)來看，相比之前的單核技術，在采用VCS多核技術之后，CPU、圖形處理芯片(Graphics)、SoC、Network ASIC的驗證速度分別提高了3.4倍、7倍、5.6倍和3.5倍。
?? 另一方面，隨著消費類應用的普及，混合信號芯片的設計和驗證成為EDA行業(yè)新熱點已成為無可爭議的事實。但問題是，如何向工程師提供一套整合的電路仿真解決方案，以便有效地驗證不同類別的電路(包括定制數(shù)字電路、模擬電路與存儲器電路)，并同時確保方案具備必要的性能和準確度呢？
?? CustomSim的出現(xiàn)為滿足這樣的需求做出了有益的嘗試。Synopsys模擬混合信號部門產品營銷總監(jiān)Graham Etchells介紹說，在之前的設計中，有些芯片的電學特性檢查需要手工完成，很容易使工作效率低下?！袄?，為了確保某個Block由于懸浮門、直流漏電通路引起的漏功耗不能僅通過動態(tài)仿真驗證來確認?！?/P>
?? Synopsys方面的做法是用CustomSim將目前的電路仿真技術NanoSim、HSIM和XA整合到統(tǒng)一的、具有多核處理能力的仿真系統(tǒng)中，包括靜態(tài)和動態(tài)的本征電路檢查，如下電浮柵電路、電平移位器失調、柵氧化層擊穿和正向偏壓體效應二極管，快速識別違反設計規(guī)則的情況和功耗管理的漏洞，并與VCS仿真器通過內建的DKI無縫接口一起完成全片的驗證。
?? “這些在過去都是不可想象的?！盙raham對CustomSim平臺抱有相當大的期望，“現(xiàn)有的仿真解決方案在有精度需要時利用純SPICE仿真器，有速度要求時用傳統(tǒng)的FastSPICE。但今天，我們把CustomSim集成在統(tǒng)一的AMS驗證環(huán)境中，確保使用者擁有統(tǒng)一的輸入/輸出、統(tǒng)一的SPICE模型和統(tǒng)一的波形分析工具?！?
?? 此外，為了強化其在低功耗設計和驗證領域的優(yōu)勢，Discovery 2009還在從RTL到晶體管的多個抽象層次中集成了更多的低功耗驗證能力。在由Synopsys、ARM、Renesas三家公司聯(lián)合推出的最新《低功耗驗證方法學手冊》里，帶有MVSIM的VCS提供了符合相關定義的Voltage-Aware RTL級和門級的仿真能力、自動斷言功能以及全面的驗證覆蓋率；而CustomSim則通過識別歐姆壓降、電子漂移和靜態(tài)功率泄漏的能力，在晶體管級驗證復雜的功耗管理設計。