多核專用指令處理器集成開發(fā)環(huán)境設(shè)計
2023年電子技術(shù)應(yīng)用第8期
徐勁松，嚴(yán)迎建，劉軍偉
（解放軍信息工程大學(xué) 密碼工程學(xué)院，河南 鄭州 450004）
摘要： 該集成開發(fā)環(huán)境面向一款多核密碼專用指令協(xié)處理器而設(shè)計，包含指令集模擬器、匯編器、調(diào)試器等功能模塊，支持基于匯編語言的軟件調(diào)試，支持密碼算法性能評估。根據(jù)實現(xiàn)密碼算法的特點，該集成開發(fā)環(huán)境中的密碼處理引擎模擬器采用了運算指令提前譯碼的方式，以提高模擬器的性能。在此基礎(chǔ)上，為了程序調(diào)試和算法性能評估的需要，采用不同的模擬策略，分別設(shè)計了指令級同步模擬器和共享數(shù)據(jù)級同步模擬器。經(jīng)測試，該集成開發(fā)環(huán)境在進(jìn)行算法評估時，模擬指令的速度達(dá)到了4.83 MIPS，性能評估結(jié)果與硬件仿真一致。
中圖分類號：TP311.5 文獻(xiàn)標(biāo)志碼：A DOI: 10.16157/j.issn.0258-7998.223698
中文引用格式： 徐勁松，嚴(yán)迎建，劉軍偉. 多核專用指令處理器集成開發(fā)環(huán)境設(shè)計[J]. 電子技術(shù)應(yīng)用，2023，49(8)：93-97.
英文引用格式： Xu Jinsong，Yan Yingjian，Liu Junwei. Design of IDE for multi-core ASIP[J]. Application of Electronic Technique，2023，49(8)：93-97.
中文引用格式： 徐勁松，嚴(yán)迎建，劉軍偉. 多核專用指令處理器集成開發(fā)環(huán)境設(shè)計[J]. 電子技術(shù)應(yīng)用，2023，49(8)：93-97.
英文引用格式： Xu Jinsong，Yan Yingjian，Liu Junwei. Design of IDE for multi-core ASIP[J]. Application of Electronic Technique，2023，49(8)：93-97.
Design of IDE for multi-core ASIP
Xu Jinsong，Yan Yingjian，Liu Junwei
(College of Cryptography Engineering， Information Engineering University， Zhengzhou 450004， China)
Abstract： The Integrated Development Environment (IDE) is designed for a multi-core cryptographic instruction coprocessor, including Instruction Set Simulator (ISS), assembler, debugger and other functional modules. It supports software debugging based on assembly language and performance evaluation of cryptographic algorithms. According to the characteristics of the cryptographic algorithm, the simulator of the cryptographic processing engine in the IDE adopts the way of decoding arithmetic instructions in advance to improve the performance of the simulator. On this basis, to meet the requirements of program debugging and algorithm performance evaluation, an instruction level synchronization simulator and a shared data level synchronization simulator are designed using different simulation strategies. The test results show that the speed of the simulation reaches 4.83 MIPS during the algorithm evaluation of the IDE, and the performance evaluation results are consistent with the hardware simulation.
Key words : IDE；ISS；multicore；synchronization
0 引言
處理器的軟件開發(fā)通常需要一個集成開發(fā)環(huán)境（Integrated Development Environment，IDE），通過集成開發(fā)環(huán)境完成軟件開發(fā)的代碼編程、調(diào)試與優(yōu)化。對于不同指令集的處理器，通常會有一個或多個軟件開發(fā)環(huán)境，比較知名的集成開發(fā)環(huán)境有桌面處理器的Visual Studio，ARM處理器的ADS、RVDS，單片機(jī)的Keil。對于專用指令處理器，其指令集通常為某一應(yīng)用領(lǐng)域而設(shè)計[1-2]，通用處理器需要多條指令才能完成的運算，專用指令處理器只需要一條指令就能夠完成，提高了處理器性能，但其指令與其他處理器的指令集不兼容，需要為其提供專用的集成開發(fā)環(huán)境，如TI的CCS。目前有許多科研單位為自己的芯片設(shè)計了集成開發(fā)環(huán)境[3-4]，為處理器的推廣應(yīng)用提供軟件開發(fā)平臺。本文設(shè)計的集成開發(fā)環(huán)境是面向本單位研制的密碼專用指令協(xié)處理器，采用匯編語言編程，能支持單步、執(zhí)行至斷點等常規(guī)調(diào)試方式，支持密碼算法性能評估。
本文詳細(xì)內(nèi)容請下載：http://ihrv.cn/resource/share/2000005495
作者信息：
徐勁松，嚴(yán)迎建，劉軍偉
（解放軍信息工程大學(xué) 密碼工程學(xué)院，河南 鄭州 450004）
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。