頭條 基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn) 為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。 最新資訊 新思科技VCS多核技術(shù)使驗證速度提升兩倍 新器件,站點首頁,芯片,EDA及可編程 發(fā)表于：4/7/2009 The MathWorks攜手Vector，實現(xiàn)AUTOSAR應(yīng)用程序工具的互用性 廠商新聞,站點首頁,資訊,EDA及可編程 發(fā)表于：4/7/2009 PSoC Designer器件選型手冊 PSoC Designer是Cypress用于PSoC芯片開發(fā)的集成開發(fā)環(huán)境，該軟件功能強大，使用簡單。 發(fā)表于：4/7/2009 V850 8482的System LSI原型 廠商新聞,站點首頁,資訊,EDA及可編程 發(fā)表于：4/3/2009 智能手機將成手機市場領(lǐng)頭羊 EDA及可編程,博客精華 發(fā)表于：4/3/2009 基于CORDIC算法高精度浮點超越函數(shù)的FPGA實現(xiàn) 如何以合理的硬件代價來實現(xiàn)高精度浮點超越函數(shù)計算，成為了微處理器設(shè)計過程當中的一個非常重要的問題。本論文提出了一種新的輸入輸出浮點處理單元硬件架構(gòu)，它能將數(shù)據(jù)從CORDIC算法內(nèi)部格式轉(zhuǎn)變?yōu)樘幚砥髂軌蛑С值腎EEE754標準浮點數(shù)據(jù)格式。并且輸入數(shù)據(jù)支持兩種不同的角度單位浮點數(shù)據(jù)直接輸入，即以度為單位和以弧度為單位。同時，硬件模塊還直接支持超過360度(2π弧度)的大角度數(shù)據(jù)輸入，這樣就不需要用軟件來對輸入角度進行預(yù)處理，極大地減少了超越函數(shù)的計算時間。最后，該浮點硬件計算模塊在Altera公司Nios II處理器系統(tǒng)中以用戶自定義指令的形式完成了實現(xiàn)。通過用C語言程序來驗證了浮點CORDIC模塊的正確性。 發(fā)表于：4/2/2009 Altera 40-nm Stratix IV GX FPGA通過了PCI Express 2.0體系結(jié)構(gòu)PCI-SIG兼容性測 新器件,站點首頁,芯片,EDA及可編程 發(fā)表于：4/2/2009 新環(huán)境、新工藝、新挑戰(zhàn)下的FPGA發(fā)展策略 專訪,站點首頁,EDA及可編程 發(fā)表于：4/2/2009 ASIC初創(chuàng)公司遭遇寒冬，被FPGA取代的趨勢明顯？ 多方視點,站點首頁,資訊,EDA及可編程 發(fā)表于：4/2/2009 基于FPGA的數(shù)字信道化接收機的研究及實現(xiàn) 數(shù)字接收機設(shè)計，一般要具有寬帶頻率覆蓋、高的靈敏度和動態(tài)范圍、可以檢測同時到達信號，以及高的測頻精度和頻率分辨率等性能要求。通常的電子戰(zhàn)偵察接收機，同時多信號處理能力比較弱，同一時刻只能處理一個信號，這已不能適應(yīng)日益復(fù)雜的電磁環(huán)境下的信息化戰(zhàn)場需求。本文根據(jù)偵察接收機設(shè)計中所面臨的問題，提出一種基于多相濾波器組的數(shù)字信道化測頻接收機的設(shè)計方法，并進行了深入的理論分析，用大量計算機仿真實驗驗證所設(shè)計的接收機的性能。 發(fā)表于：4/2/2009 ?…525526527528529530531532533534…?
