Cadence與TSMC共同推出65nm工藝技術(shù)的混合信號(hào)/射頻參考設(shè)計(jì)“錦囊”
2009-04-28
作者：Cadence設(shè)計(jì)系統(tǒng)公司
??? 近日，Cadence設(shè)計(jì)系統(tǒng)公司與全球最大的專(zhuān)業(yè)積體電路制造服務(wù)公司-臺(tái)灣積體電路制造股份有限公司(以下簡(jiǎn)稱(chēng)臺(tái)積公司)共同宣布推出業(yè)界第一款的混合信號(hào)/射頻參考設(shè)計(jì)”錦囊”(MS/RF RDK)。這款錦囊采用Cadence Virtuoso混合信號(hào)技術(shù)研發(fā)完成，可提供硅芯片特性行為模型(silicon-characterized behavioral models) 以及完整的教學(xué)內(nèi)容，展示經(jīng)驗(yàn)證的高效混合信號(hào)/射頻IC參考設(shè)計(jì)流程，協(xié)助實(shí)現(xiàn)更快的上市時(shí)間。新技術(shù)包括鎖相環(huán)電路(Phase Locked Loop) 噪聲敏感參考設(shè)計(jì)實(shí)例，能夠以準(zhǔn)確、高效的方式預(yù)測(cè)相位噪聲(phase noise)。采用的技術(shù)包括Virtuoso定制設(shè)計(jì)平臺(tái)中的SKILL-based Pcells、QRC抽取，以及涵蓋Spectre Circuit Simulator、Spectre RF與AMS Designer的Virtuoso多模仿真等。
?
??? 完整的混合信號(hào)/射頻參考設(shè)計(jì)錦囊包含了相關(guān)文件、PLL電路實(shí)例以及經(jīng)驗(yàn)證的流程教程，于2009年第二季公布在臺(tái)積公司線(xiàn)上客戶(hù)服務(wù)系統(tǒng)TSMC Online (http://online.tsmc.com )，提供給全球臺(tái)積公司六五納米客戶(hù)，使其充分了解完整的解決方案。 Cadence與臺(tái)積公司計(jì)劃于四月加州圣荷塞的TSMC技術(shù)研討會(huì)(TSMC Technology Symposium)、五月德國(guó)慕尼黑的CDNLive! EMEA用戶(hù)大會(huì)及7月的舊金山設(shè)計(jì)自動(dòng)化大會(huì)Design Automation Conference (DAC)中演示說(shuō)明整個(gè)流程。
??? 這款混合信號(hào)/射頻參考設(shè)計(jì)錦囊是TSMC與Cadence持續(xù)合作的完美例證，協(xié)助雙方客戶(hù)享受更迅速的上市時(shí)間，」TSMC設(shè)計(jì)架構(gòu)行銷(xiāo)處資深總監(jiān)莊少特表示：面臨復(fù)雜的射頻混合信號(hào)設(shè)計(jì)挑戰(zhàn)，我相信這款參考流程以及輔助材料與實(shí)例，能夠?yàn)槲覀儽姸嗟目蛻?hù)提供令人滿(mǎn)意的支援。
??? 在更廣大的定制與混合信號(hào)設(shè)計(jì)生態(tài)系統(tǒng)中，Cadence Virtuoso技術(shù)扮演了核心角色，Cadence解決方案營(yíng)銷(xiāo)部集團(tuán)總監(jiān)Bill Heiser表示：「我們承諾與TSMC密切合作，持續(xù)強(qiáng)化半導(dǎo)體生態(tài)系統(tǒng)，協(xié)助我們的共同客戶(hù)因應(yīng)克服最艱困的混合信號(hào)挑戰(zhàn)。