123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn)

為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

AVS視頻解碼中幀內(nèi)預(yù)測模塊的硬件化設(shè)計及SoPC驗證

本文通過研究AVS標(biāo)準(zhǔn)中幀內(nèi)預(yù)測的實現(xiàn)算法，對幀內(nèi)預(yù)測模塊進行了劃分，并根據(jù)各個模塊的實現(xiàn)方法分別對其進行了硬件化設(shè)計。其中，在預(yù)測值計算模塊設(shè)計中，提出了一種關(guān)鍵路徑更短、占用資源更少的可重構(gòu)運算單元，利于流水線設(shè)計，可以提高運行頻率。并且，在參考樣本管理方案中采用了一種環(huán)形Ram預(yù)加載方案，可以有效地提高了預(yù)測速度。借助于基于Nios II 的SoPC系統(tǒng)，通過在Altera公司的Cyclone II FPGA平臺上進行驗證和測試，證明本設(shè)計的幀內(nèi)預(yù)測模塊可以正常工作在100Mhz，解碼速度提高了19.4%。

發(fā)表于：9/4/2009

基于FPGA的多通道數(shù)據(jù)采集系統(tǒng)設(shè)計1

針對大地電磁探測系統(tǒng)的特點,設(shè)計了以FPGA為核心處理器的多通道高分辨率電磁數(shù)據(jù)采集系統(tǒng)，解決了五路24位ADC芯片ADS1255與ARM之間接口復(fù)雜、難以實現(xiàn)的問題。詳細介紹了FPGA邏輯設(shè)計的模塊劃分和具體實現(xiàn)。本方案外圍電路結(jié)構(gòu)簡單可靠，易于擴展，實現(xiàn)了采集系統(tǒng)的高性能和高可靠性，特別適用于多通道高精度的數(shù)據(jù)采集系統(tǒng)。

發(fā)表于：9/4/2009

基于DSP與FPGA的運動控制器設(shè)計

設(shè)計了一種基于DSP和FPGA的四軸伺服電機運動控制器，該控制器選用DSP與FPGA作為核心部件。針對運動控制中的一些具體問題，如高速、高精度、實時控制等，規(guī)劃了DSP的功能擴展,在FPGA上設(shè)計了功能相互獨立的四軸運動控制電路。該電路接收和處理4路編碼器反饋信號；可以處理原點、正負方向、到位以及急停等數(shù)字量輸入信號；提供16路數(shù)字輸入輸出信號作為系統(tǒng)一般功能擴充使用；具有較高的集成度和靈活性。

發(fā)表于：9/4/2009

基于FPGA的視頻監(jiān)測系統(tǒng)

以FPGA為核心芯片的視頻監(jiān)測系統(tǒng),結(jié)合MAX+PLUSII介紹了用VHDL進行的FPGA設(shè)計,實現(xiàn)對視頻信號的實時監(jiān)測。詳細描述了對圖像靜止的判斷,并指出了在FPGA設(shè)計過程中應(yīng)注意的問題。

發(fā)表于：9/4/2009

基于FPGA的高性能離散小波變換設(shè)計

在數(shù)字信號處理領(lǐng)域，小波變換無論在理論研究還是工程應(yīng)用方面都具有廣泛的價值，因此高性能離散小波變換的FPGA實現(xiàn)架構(gòu)的研究就顯得尤為重要。本文針對db8 (Daubechies 8)小波設(shè)計了一個16階16位的正、反變換系統(tǒng)，用DE2開發(fā)板進行了系統(tǒng)驗證，在FPGA的邏輯單元資源消耗12%的情況下，正、反變換的最高時鐘頻率分別達到了217.72MHz、217.58MHz。對比同類文獻，本設(shè)計在最高處理速度方面具有明顯的優(yōu)勢。在此基礎(chǔ)上，考慮到通用性的要求，本文還設(shè)計了一種小波種類可選、小波階數(shù)可調(diào)的通用小波變換FPGA架構(gòu)，該通用小波正、反變換系統(tǒng)的最高時鐘頻率分別為114.10 MHz、152.09 MHz。此結(jié)構(gòu)具有通用性強的特點，可高性能實現(xiàn)多種小波變換。設(shè)計采用DA(Distributed Arithmetic)算法和LUT(Look-Up Table)技術(shù)來實現(xiàn)小波變換中的濾波器，并使用流水線結(jié)構(gòu)以及調(diào)用Altera 提供的IP核完成了設(shè)計的優(yōu)化，用MATLAB驗證了設(shè)計的功能。

發(fā)表于：9/4/2009

德州儀器將數(shù)字電源管理成功應(yīng)用于新一代 Xilinx FPGA 設(shè)計

德州儀器 (TI) 宣布，Xilinx 在其最新 Virtex-6 ML605 現(xiàn)場可編程門陣列 (FPGA) 評估套件中采用 TI 電源管理技術(shù)簡化電源設(shè)計。TI Fusion Digital Power 控制器可為 FPGA 用戶提供高級電源管理功能以及高度的設(shè)計靈活性，可實時監(jiān)控電源系統(tǒng)的工作情況。

發(fā)表于：9/3/2009

華虹NEC推出基于0.13um NVM平臺的高ESD性能POC解決方案

上海華虹NEC電子有限公司（以下簡稱“華虹NEC”）近日宣布，公司基于0.13um NVM工藝平臺，針對智能卡應(yīng)用，成功地開發(fā)出了高ESD性能（HBM 4KV）的POC（Pad on Circuit）解決方案，此方案有效減少了芯片面積，降低了成本，提升了客戶產(chǎn)品的競爭力。

發(fā)表于：9/3/2009

第九屆全國大學(xué)生電子設(shè)計競賽（NEC電子杯）開賽

第九屆全國大學(xué)生電子設(shè)計競賽（NEC電子杯）開賽，全國923所院校、9042只隊伍、27126名學(xué)生將進行為期四天的角逐，爭奪一等獎、二等獎、以及本年度最高榮譽獎“NEC電子杯”。

發(fā)表于：9/2/2009

賽靈思目標(biāo)設(shè)計平臺方案獲行業(yè)高度認可

全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司（Xilinx, Inc. (NASDAQ: XLNX) ）今天宣布，在8月28日成都舉辦的“2009中國FPGA產(chǎn)業(yè)發(fā)展論壇”上，《中國電子報》把“2009 FPGA最佳產(chǎn)品獎”授予賽靈思目標(biāo)設(shè)計平臺(Target Design Platform, 簡稱TDP)，對該平臺在幫助客戶大幅縮短研發(fā)周期，輕松實現(xiàn)創(chuàng)新設(shè)計并大大增強客戶競爭力方面的突出優(yōu)勢，給予了充分的肯定。

發(fā)表于：9/2/2009

Synopsys推出可用于40nm-90nm的HDMI IP解決方案

Synopsys是一家為電子設(shè)計、驗證和制造提供軟件和IP的全球領(lǐng)先主導(dǎo)企業(yè)。該公司近期宣布推出一系列經(jīng)過silicon認證的高清晰多媒體端口(HDMI)傳送器和接收器控制器以及PHY IP解決方案，該系列解決方案屬于Synopsys公司DesignWare IP系列產(chǎn)品成員。Synopsys針對HDMI端口所推出的DesignWare IP符合標(biāo)準(zhǔn)規(guī)范并且支持高帶寬數(shù)字內(nèi)容保護(HDCP)。

發(fā)表于：9/2/2009