《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 設(shè)計應(yīng)用 > AVS視頻解碼中幀內(nèi)預(yù)測模塊的硬件化設(shè)計及SoPC驗證
AVS視頻解碼中幀內(nèi)預(yù)測模塊的硬件化設(shè)計及SoPC驗證
作者:劉家良 任懷魯 指導(dǎo)教師:
摘要: 本文通過研究AVS標(biāo)準(zhǔn)中幀內(nèi)預(yù)測的實現(xiàn)算法,對幀內(nèi)預(yù)測模塊進行了劃分,并根據(jù)各個模塊的實現(xiàn)方法分別對其進行了硬件化設(shè)計。其中,在預(yù)測值計算模塊設(shè)計中,提出了一種關(guān)鍵路徑更短、占用資源更少的可重構(gòu)運算單元,利于流水線設(shè)計,可以提高運行頻率。并且,在參考樣本管理方案中采用了一種環(huán)形Ram預(yù)加載方案,可以有效地提高了預(yù)測速度。借助于基于Nios II 的SoPC系統(tǒng),通過在Altera公司的Cyclone II FPGA平臺上進行驗證和測試,證明本設(shè)計的幀內(nèi)預(yù)測模塊可以正常工作在100Mhz,解碼速度提高了19.4%。
Abstract:
Key words :

摘  要:本文通過研究AVS標(biāo)準(zhǔn)中幀內(nèi)預(yù)測的實現(xiàn)算法,對幀內(nèi)預(yù)測模塊進行了劃分,并根據(jù)各個模塊的實現(xiàn)方法分別對其進行了硬件化設(shè)計。其中,在預(yù)測值計算模塊設(shè)計中,提出了一種關(guān)鍵路徑更短、占用資源更少的可重構(gòu)運算單元,利于流水線設(shè)計,可以提高運行頻率。并且,在參考樣本管理方案中采用了一種環(huán)形Ram預(yù)加載方案,可以有效地提高了預(yù)測速度。借助于基于Nios II 的SoPC系統(tǒng),通過在Altera公司的Cyclone II FPGA平臺上進行驗證和測試,證明本設(shè)計的幀內(nèi)預(yù)測模塊可以正常工作在100Mhz,解碼速度提高了19.4%。 

 

關(guān)鍵字:幀內(nèi)預(yù)測  AVS視頻編碼標(biāo)準(zhǔn)  硬件加速  SoPC

 

 

AVS視頻解碼中幀內(nèi)預(yù)測模塊的硬件化設(shè)計及SoPC驗證-山東科技大學(xué)-劉家良.pdf

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。