AVS視頻解碼中幀內(nèi)預測模塊的硬件化設計及SoPC驗證
作者：劉家良 任懷魯 指導教師：
摘要： 本文通過研究AVS標準中幀內(nèi)預測的實現(xiàn)算法，對幀內(nèi)預測模塊進行了劃分，并根據(jù)各個模塊的實現(xiàn)方法分別對其進行了硬件化設計。其中，在預測值計算模塊設計中，提出了一種關(guān)鍵路徑更短、占用資源更少的可重構(gòu)運算單元，利于流水線設計，可以提高運行頻率。并且，在參考樣本管理方案中采用了一種環(huán)形Ram預加載方案，可以有效地提高了預測速度。借助于基于Nios II 的SoPC系統(tǒng)，通過在Altera公司的Cyclone II FPGA平臺上進行驗證和測試，證明本設計的幀內(nèi)預測模塊可以正常工作在100Mhz，解碼速度提高了19.4%。
Abstract：
Key words :
摘 要：本文通過研究AVS標準中幀內(nèi)預測的實現(xiàn)算法，對幀內(nèi)預測模塊進行了劃分，并根據(jù)各個模塊的實現(xiàn)方法分別對其進行了硬件化設計。其中，在預測值計算模塊設計中，提出了一種關(guān)鍵路徑更短、占用資源更少的可重構(gòu)運算單元，利于流水線設計，可以提高運行頻率。并且，在參考樣本管理方案中采用了一種環(huán)形Ram預加載方案，可以有效地提高了預測速度。借助于基于Nios II 的SoPC系統(tǒng)，通過在Altera公司的Cyclone II FPGA平臺上進行驗證和測試，證明本設計的幀內(nèi)預測模塊可以正常工作在100Mhz，解碼速度提高了19.4%。
關(guān)鍵字：幀內(nèi)預測 AVS視頻編碼標準 硬件加速 SoPC
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。