AVS視頻解碼中幀內(nèi)預(yù)測(cè)模塊的硬件化設(shè)計(jì)及SoPC驗(yàn)證
作者：劉家良 任懷魯 指導(dǎo)教師：
摘要： 本文通過研究AVS標(biāo)準(zhǔn)中幀內(nèi)預(yù)測(cè)的實(shí)現(xiàn)算法，對(duì)幀內(nèi)預(yù)測(cè)模塊進(jìn)行了劃分，并根據(jù)各個(gè)模塊的實(shí)現(xiàn)方法分別對(duì)其進(jìn)行了硬件化設(shè)計(jì)。其中，在預(yù)測(cè)值計(jì)算模塊設(shè)計(jì)中，提出了一種關(guān)鍵路徑更短、占用資源更少的可重構(gòu)運(yùn)算單元，利于流水線設(shè)計(jì)，可以提高運(yùn)行頻率。并且，在參考樣本管理方案中采用了一種環(huán)形Ram預(yù)加載方案，可以有效地提高了預(yù)測(cè)速度。借助于基于Nios II 的SoPC系統(tǒng)，通過在Altera公司的Cyclone II FPGA平臺(tái)上進(jìn)行驗(yàn)證和測(cè)試，證明本設(shè)計(jì)的幀內(nèi)預(yù)測(cè)模塊可以正常工作在100Mhz，解碼速度提高了19.4%。
Abstract：
Key words :
摘 要：本文通過研究AVS標(biāo)準(zhǔn)中幀內(nèi)預(yù)測(cè)的實(shí)現(xiàn)算法，對(duì)幀內(nèi)預(yù)測(cè)模塊進(jìn)行了劃分，并根據(jù)各個(gè)模塊的實(shí)現(xiàn)方法分別對(duì)其進(jìn)行了硬件化設(shè)計(jì)。其中，在預(yù)測(cè)值計(jì)算模塊設(shè)計(jì)中，提出了一種關(guān)鍵路徑更短、占用資源更少的可重構(gòu)運(yùn)算單元，利于流水線設(shè)計(jì)，可以提高運(yùn)行頻率。并且，在參考樣本管理方案中采用了一種環(huán)形Ram預(yù)加載方案，可以有效地提高了預(yù)測(cè)速度。借助于基于Nios II 的SoPC系統(tǒng)，通過在Altera公司的Cyclone II FPGA平臺(tái)上進(jìn)行驗(yàn)證和測(cè)試，證明本設(shè)計(jì)的幀內(nèi)預(yù)測(cè)模塊可以正常工作在100Mhz，解碼速度提高了19.4%。
關(guān)鍵字：幀內(nèi)預(yù)測(cè) AVS視頻編碼標(biāo)準(zhǔn) 硬件加速 SoPC
AVS視頻解碼中幀內(nèi)預(yù)測(cè)模塊的硬件化設(shè)計(jì)及SoPC驗(yàn)證-山東科技大學(xué)-劉家良.pdf
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。