看亚洲A级一级毛片,lutube在线观看入口,二天天AV综合网

頭條

銀湖資本完成對Altera的51%股權(quán)收購

銀湖資本完成對Altera的51%股權(quán)收購

北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權(quán)的收購，該股權(quán)原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。

FPGA：與ASSP和DSP相互競合市場有待擴(kuò)容

近日，占有業(yè)界市場90%的FPGA企業(yè)齊聚《中國電子報》主辦的2009FPGA產(chǎn)業(yè)發(fā)展論壇。FPGA企業(yè)代表和重要行業(yè)用戶就FPGA產(chǎn)業(yè)發(fā)展前景，F(xiàn)PGA與ASSP、ASIC和DSP的競爭融合關(guān)系，F(xiàn)PGA要獲得突破性發(fā)展所要克服的瓶頸，中國自主FPGA面臨的諸多挑戰(zhàn)等問題進(jìn)行了精彩的交鋒。

發(fā)表于：9/9/2009

亞科鴻禹參加Altera年度技術(shù)巡展，展示中國第一片530萬門FPGA

近日，亞科鴻禹作為Altera中國大陸唯一的板級設(shè)計合作伙伴，參加了Altera在北京、上海、深圳等幾大城市舉行的巡回技術(shù)研討會。

發(fā)表于：9/9/2009

應(yīng)用于LTE-OFDM系統(tǒng)的Viterbi譯碼在FPGA中的實現(xiàn)

在OFDM系統(tǒng)中，為了獲得正確無誤的數(shù)據(jù)傳輸，要采用差錯控制編碼技術(shù)。LTE中采用Viterbi和Turbo加速器來實現(xiàn)前向糾錯。提出一種在FPGA中實現(xiàn)的基于軟判決的Viterbi譯碼算法，并以一個(2，1，2)、回溯深度為10的軟判決Viterbi譯碼算法為例驗證該算法，在Xilinx的XC3S500E芯片上實現(xiàn)了該譯碼器，最后對其性能做了分析。

發(fā)表于：9/8/2009

H.264視頻解碼IP核的設(shè)計與實現(xiàn)

H.264以其優(yōu)異的性能在實時網(wǎng)絡(luò)視頻通信、數(shù)字廣播電視及高清視頻存儲播放等方面獲得廣泛應(yīng)用，因此研究H.264算法的硬件實現(xiàn)意義重大。本文設(shè)計了一種基于FPGA高效并行結(jié)構(gòu)的H.264視頻解碼IP核，在設(shè)計中提出了優(yōu)化遍歷查表的CAVLC熵解碼設(shè)計方案，并詳細(xì)介紹了全流水線并行運(yùn)算結(jié)構(gòu)的反量化反DCT變換模塊和幀內(nèi)預(yù)測模塊的硬件實現(xiàn)。整個設(shè)計通過 Altera 公司 Stratix II系列的 EP2S60F672C5ES平臺驗證，在最高時鐘頻率82MHz下能以50frame/s的速度解碼分辨率為320*240的灰度圖像，在速度，功耗，成本，可移植性等方面都具有獨特的優(yōu)勢和良好的發(fā)展空間。

發(fā)表于：9/4/2009

AVS視頻解碼中幀內(nèi)預(yù)測模塊的硬件化設(shè)計及SoPC驗證

本文通過研究AVS標(biāo)準(zhǔn)中幀內(nèi)預(yù)測的實現(xiàn)算法，對幀內(nèi)預(yù)測模塊進(jìn)行了劃分，并根據(jù)各個模塊的實現(xiàn)方法分別對其進(jìn)行了硬件化設(shè)計。其中，在預(yù)測值計算模塊設(shè)計中，提出了一種關(guān)鍵路徑更短、占用資源更少的可重構(gòu)運(yùn)算單元，利于流水線設(shè)計，可以提高運(yùn)行頻率。并且，在參考樣本管理方案中采用了一種環(huán)形Ram預(yù)加載方案，可以有效地提高了預(yù)測速度。借助于基于Nios II 的SoPC系統(tǒng)，通過在Altera公司的Cyclone II FPGA平臺上進(jìn)行驗證和測試，證明本設(shè)計的幀內(nèi)預(yù)測模塊可以正常工作在100Mhz，解碼速度提高了19.4%。

發(fā)表于：9/4/2009

基于FPGA的多通道數(shù)據(jù)采集系統(tǒng)設(shè)計1

針對大地電磁探測系統(tǒng)的特點,設(shè)計了以FPGA為核心處理器的多通道高分辨率電磁數(shù)據(jù)采集系統(tǒng)，解決了五路24位ADC芯片ADS1255與ARM之間接口復(fù)雜、難以實現(xiàn)的問題。詳細(xì)介紹了FPGA邏輯設(shè)計的模塊劃分和具體實現(xiàn)。本方案外圍電路結(jié)構(gòu)簡單可靠，易于擴(kuò)展，實現(xiàn)了采集系統(tǒng)的高性能和高可靠性，特別適用于多通道高精度的數(shù)據(jù)采集系統(tǒng)。

發(fā)表于：9/4/2009

基于DSP與FPGA的運(yùn)動控制器設(shè)計

設(shè)計了一種基于DSP和FPGA的四軸伺服電機(jī)運(yùn)動控制器，該控制器選用DSP與FPGA作為核心部件。針對運(yùn)動控制中的一些具體問題，如高速、高精度、實時控制等，規(guī)劃了DSP的功能擴(kuò)展,在FPGA上設(shè)計了功能相互獨立的四軸運(yùn)動控制電路。該電路接收和處理4路編碼器反饋信號；可以處理原點、正負(fù)方向、到位以及急停等數(shù)字量輸入信號；提供16路數(shù)字輸入輸出信號作為系統(tǒng)一般功能擴(kuò)充使用；具有較高的集成度和靈活性。

發(fā)表于：9/4/2009

基于FPGA的視頻監(jiān)測系統(tǒng)

以FPGA為核心芯片的視頻監(jiān)測系統(tǒng),結(jié)合MAX+PLUSII介紹了用VHDL進(jìn)行的FPGA設(shè)計,實現(xiàn)對視頻信號的實時監(jiān)測。詳細(xì)描述了對圖像靜止的判斷,并指出了在FPGA設(shè)計過程中應(yīng)注意的問題。

發(fā)表于：9/4/2009

基于FPGA的高性能離散小波變換設(shè)計

在數(shù)字信號處理領(lǐng)域，小波變換無論在理論研究還是工程應(yīng)用方面都具有廣泛的價值，因此高性能離散小波變換的FPGA實現(xiàn)架構(gòu)的研究就顯得尤為重要。本文針對db8 (Daubechies 8)小波設(shè)計了一個16階16位的正、反變換系統(tǒng)，用DE2開發(fā)板進(jìn)行了系統(tǒng)驗證，在FPGA的邏輯單元資源消耗12%的情況下，正、反變換的最高時鐘頻率分別達(dá)到了217.72MHz、217.58MHz。對比同類文獻(xiàn)，本設(shè)計在最高處理速度方面具有明顯的優(yōu)勢。在此基礎(chǔ)上，考慮到通用性的要求，本文還設(shè)計了一種小波種類可選、小波階數(shù)可調(diào)的通用小波變換FPGA架構(gòu)，該通用小波正、反變換系統(tǒng)的最高時鐘頻率分別為114.10 MHz、152.09 MHz。此結(jié)構(gòu)具有通用性強(qiáng)的特點，可高性能實現(xiàn)多種小波變換。設(shè)計采用DA(Distributed Arithmetic)算法和LUT(Look-Up Table)技術(shù)來實現(xiàn)小波變換中的濾波器，并使用流水線結(jié)構(gòu)以及調(diào)用Altera 提供的IP核完成了設(shè)計的優(yōu)化，用MATLAB驗證了設(shè)計的功能。

發(fā)表于：9/4/2009

德州儀器將數(shù)字電源管理成功應(yīng)用于新一代 Xilinx FPGA 設(shè)計

德州儀器 (TI) 宣布，Xilinx 在其最新 Virtex-6 ML605 現(xiàn)場可編程門陣列 (FPGA) 評估套件中采用 TI 電源管理技術(shù)簡化電源設(shè)計。TI Fusion Digital Power 控制器可為 FPGA 用戶提供高級電源管理功能以及高度的設(shè)計靈活性，可實時監(jiān)控電源系統(tǒng)的工作情況。

發(fā)表于：9/3/2009