123,123,123

頭條

基于FPGA的視頻處理硬件平臺設(shè)計與實(shí)現(xiàn)

基于FPGA的視頻處理硬件平臺設(shè)計與實(shí)現(xiàn)

為了滿足機(jī)載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實(shí)現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強(qiáng)的通用性和靈活性。實(shí)驗(yàn)結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機(jī)載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。

2009年：FPGA的秀場

?在全球經(jīng)濟(jì)的“冬天”，特別在半導(dǎo)體行業(yè)持續(xù)下滑的情況下，F(xiàn)PGA行業(yè)卻喜事連連。作為FPGA的兩大巨頭，我想：Xilinx與Altera在“可編程技術(shù)勢在必行（Xilinx CEO Moshe Gavrielov語：the programmable imperative）”有關(guān)整個行業(yè)的發(fā)展趨勢這種方向性的問題上是沒有分歧的。只不過其中一家似乎以FPGA創(chuàng)始人的身份擔(dān)當(dāng)起了整個行業(yè)的發(fā)言人角色。

發(fā)表于：9/16/2009

開源硬件大賽戰(zhàn)鼓擂動海峽兩岸同臺競技

5月22日，賽靈思“第二屆開放源碼硬件及嵌入式大賽”開幕儀式與“北工大---賽靈思軟件工程（嵌入式系統(tǒng)方向）應(yīng)用人才聯(lián)合培養(yǎng)模式創(chuàng)新實(shí)驗(yàn)區(qū)”開園儀式同期舉行，由北京工業(yè)大學(xué)副校長蔣毅堅(jiān)和賽靈思大學(xué)計劃中國區(qū)經(jīng)理謝凱年博士一起擂響戰(zhàn)鼓。

發(fā)表于：9/16/2009

SpringSoft強(qiáng)化歐洲營運(yùn) 擴(kuò)展管理與技術(shù)應(yīng)用團(tuán)隊(duì)

2009年9月8日英格蘭紐伯里 — 專業(yè)IC設(shè)計軟件全球供貨SpringSoft(SpringSoft, Inc.)今天宣布，ISS Group與Transfer B.V.即將在北歐與荷比盧地區(qū)經(jīng)銷SpringSoft驗(yàn)證強(qiáng)化與全定制芯片設(shè)計解決方案。總部位于瑞典的ISS將擔(dān)任SpringSoft Novas?驗(yàn)證強(qiáng)化產(chǎn)品的北歐經(jīng)銷商，涵蓋VerdiAutomated Debug、Siloti? Visibility Automation與Certitude? Functional Qualification產(chǎn)品。Transfer B.V.總部位于荷蘭，將專注于荷比盧市場(比利時、荷蘭與盧森堡)配銷SpringSoft的Laker?全定制IC設(shè)計與Novas驗(yàn)證強(qiáng)化產(chǎn)品。

發(fā)表于：9/9/2009

用FPGA實(shí)現(xiàn)優(yōu)化的指紋識別預(yù)處理算法

在選取較優(yōu)化的指紋識別預(yù)處理算法的基礎(chǔ)上，根據(jù)算法的結(jié)構(gòu)選取具有并行處理、低功耗、速度快等特點(diǎn)的FPGA作為實(shí)現(xiàn)算法的基本器件。由于用FPGA實(shí)現(xiàn)復(fù)雜算法較傳統(tǒng)器件從思考角度和實(shí)現(xiàn)方向上都有很大區(qū)別，所以本次設(shè)計從新的方向來完成傳統(tǒng)的指紋處理的設(shè)計。實(shí)際結(jié)果表明FPGA基本達(dá)到了設(shè)計的最初要求。

發(fā)表于：9/9/2009

衛(wèi)星定位接收機(jī)載波跟蹤的設(shè)計與實(shí)現(xiàn)

介紹了衛(wèi)星定位接收機(jī)載波跟蹤部分的設(shè)計和實(shí)現(xiàn)。在對比分析了載波頻率跟蹤（FLL）和載波相位跟蹤（PLL）各自優(yōu)點(diǎn)的基礎(chǔ)上，提出一種易于通過FPGA實(shí)現(xiàn)的二階FLL和三階PLL相結(jié)合的載波跟蹤方法。硬件實(shí)現(xiàn)采用Altera Cyclone II FPGA中的EP2C70。對該模塊的Verilog硬件描述語言編程方法也進(jìn)行了詳細(xì)說明。實(shí)驗(yàn)測試結(jié)果表明該設(shè)計可以很好地滿足動態(tài)性能和跟蹤精度的要求。

發(fā)表于：9/9/2009

截短Reed-Solomon碼譯碼器的FPGA實(shí)現(xiàn)

提出了一種改進(jìn)的BM算法，并在此基礎(chǔ)上提出了一種大量采用并行結(jié)構(gòu)的截短RS碼譯碼器的實(shí)現(xiàn)方式。驗(yàn)證表明，該算法能顯著提高基于FPGA的RS譯碼器的速度并簡化其電路結(jié)構(gòu)。

發(fā)表于：9/9/2009

FPGA：與ASSP和DSP相互競合市場有待擴(kuò)容

近日，占有業(yè)界市場90%的FPGA企業(yè)齊聚《中國電子報》主辦的2009FPGA產(chǎn)業(yè)發(fā)展論壇。FPGA企業(yè)代表和重要行業(yè)用戶就FPGA產(chǎn)業(yè)發(fā)展前景，F(xiàn)PGA與ASSP、ASIC和DSP的競爭融合關(guān)系，F(xiàn)PGA要獲得突破性發(fā)展所要克服的瓶頸，中國自主FPGA面臨的諸多挑戰(zhàn)等問題進(jìn)行了精彩的交鋒。

發(fā)表于：9/9/2009

亞科鴻禹參加Altera年度技術(shù)巡展，展示中國第一片530萬門FPGA

近日，亞科鴻禹作為Altera中國大陸唯一的板級設(shè)計合作伙伴，參加了Altera在北京、上海、深圳等幾大城市舉行的巡回技術(shù)研討會。

發(fā)表于：9/9/2009

應(yīng)用于LTE-OFDM系統(tǒng)的Viterbi譯碼在FPGA中的實(shí)現(xiàn)

在OFDM系統(tǒng)中，為了獲得正確無誤的數(shù)據(jù)傳輸，要采用差錯控制編碼技術(shù)。LTE中采用Viterbi和Turbo加速器來實(shí)現(xiàn)前向糾錯。提出一種在FPGA中實(shí)現(xiàn)的基于軟判決的Viterbi譯碼算法，并以一個(2，1，2)、回溯深度為10的軟判決Viterbi譯碼算法為例驗(yàn)證該算法，在Xilinx的XC3S500E芯片上實(shí)現(xiàn)了該譯碼器，最后對其性能做了分析。

發(fā)表于：9/8/2009

H.264視頻解碼IP核的設(shè)計與實(shí)現(xiàn)

H.264以其優(yōu)異的性能在實(shí)時網(wǎng)絡(luò)視頻通信、數(shù)字廣播電視及高清視頻存儲播放等方面獲得廣泛應(yīng)用，因此研究H.264算法的硬件實(shí)現(xiàn)意義重大。本文設(shè)計了一種基于FPGA高效并行結(jié)構(gòu)的H.264視頻解碼IP核，在設(shè)計中提出了優(yōu)化遍歷查表的CAVLC熵解碼設(shè)計方案，并詳細(xì)介紹了全流水線并行運(yùn)算結(jié)構(gòu)的反量化反DCT變換模塊和幀內(nèi)預(yù)測模塊的硬件實(shí)現(xiàn)。整個設(shè)計通過 Altera 公司 Stratix II系列的 EP2S60F672C5ES平臺驗(yàn)證，在最高時鐘頻率82MHz下能以50frame/s的速度解碼分辨率為320*240的灰度圖像，在速度，功耗，成本，可移植性等方面都具有獨(dú)特的優(yōu)勢和良好的發(fā)展空間。

發(fā)表于：9/4/2009