中文字幕亚洲综合久久综合,午夜片无码区私人影院,免费国产午夜高清在线视频

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設備可以在那里重新編程。

Cypress CapSense入選美的微波爐，打造優(yōu)質(zhì)抗干擾觸摸體驗

廠商新聞,站點首頁,資訊,嵌入式系統(tǒng),EDA及可編程,消費電子

發(fā)表于：8/24/2009

FPGA：65nm器件上量低功耗市場興起

隨著65nm工藝的應用以及更多低功耗技術的采用，F(xiàn)PGA擁有了更低的成本、更高的性能以及突破性的低耗電量，具備進入更廣泛市場的條件。FPGA從業(yè)者表示，今年FPGA快速增長，而預計明年仍將是一個增長年。

發(fā)表于：8/20/2009

Altera與駿龍環(huán)球有限公司簽署6個東南亞國家分銷協(xié)議

Altera公司 (NASDAQ:ALTR)今天宣布，與駿龍環(huán)球有限公司簽署了6個東南亞國家的分銷協(xié)議。駿龍環(huán)球有限公司現(xiàn)在是Altera在新加坡、馬來西亞、泰國、菲律賓、印度尼西亞和越南的授權代理商。這一擴展協(xié)議完善了Altera在亞太地區(qū)現(xiàn)有的分銷網(wǎng)絡。

發(fā)表于：8/20/2009

Cadence公布集成芯片規(guī)劃與實現(xiàn)解決方案以提高IC設計的可預測性并降低風險

全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司，近日公布了一個突破性的解決方案，為設計與實現(xiàn)工程師帶來出色的可見性與芯片性能、面積、功耗、成本和上市時間等方面的可預測性，跨越所有的設計活動，包括系統(tǒng)級設計與IP選擇到最終實現(xiàn)和簽收。這種半導體設計的獨特而自動化的方法已經(jīng)通過集成Cadence InCyte Chip Estimator 和 Cadence Encounter Digital Implementation (EDI) System技術得以實現(xiàn)。這些技術的結合提高了從設計規(guī)格到最終實現(xiàn)的關鍵指標的可預測性，同時降低了整個IC項目的風險。

發(fā)表于：8/19/2009

基于FPGA的感應加熱控制系統(tǒng)

設計了基于FPGA的感應加熱控制系統(tǒng)，其主要功能是實現(xiàn)負載諧振頻率的跟蹤、逆變工作狀態(tài)的控制和逆變器的啟動。相對模擬逆變電路而言，其優(yōu)勢在于：調(diào)試比較方便、內(nèi)部參數(shù)更改容易、可在線觀察數(shù)據(jù)。實驗結果表明，該系統(tǒng)適用負載范圍寬、可調(diào)節(jié)性強。

發(fā)表于：8/18/2009

基于FPGA的自動售貨機主控制系統(tǒng)的設計與實現(xiàn)

從總體上介紹了自動售貨機主控制系統(tǒng)的組成和功能，討論了自動售貨機工作原理，詳細闡述了主控制系統(tǒng)FPGA的軟、硬件設計及其主要控制模塊的仿真實現(xiàn)，并編寫了系統(tǒng)程序總框圖。實踐驗證，系統(tǒng)能夠在各種條件下持續(xù)、平穩(wěn)、可靠地工作。

發(fā)表于：8/18/2009

浪潮集團收購德國奇夢達西安研發(fā)中心，西安華芯將成為國際一流IC設計研發(fā)中心

近日，浪潮集團收購德國奇夢達西安研發(fā)中心交接暨西安華芯半導體有限公司開業(yè)儀式在西安高新區(qū)隆重召開。此次并購是我國企業(yè)在金融危機環(huán)境下，抓住機遇、逆勢收購，引進先進的技術和高端人才團隊，構筑基于未來的產(chǎn)業(yè)核心競爭力的戰(zhàn)略舉措之一，也是目前中國為數(shù)不多的幾宗成功收購案例之一，在高科技領域更為屈指可數(shù)。

發(fā)表于：8/18/2009

賽靈思Virtex-6與目標設計平臺雙雙榮獲2009 EDN China創(chuàng)新獎提名

“賽靈思目標設計平臺獲得這一電子業(yè)界著名獎項的提名，再一次充分證明電子業(yè)界越來越重視推動FPGA進入主流系統(tǒng)開發(fā)的新方法的需求。” 賽靈思公司產(chǎn)品與解決方案管理副總裁Mustafa Veziroglu先生說，“新的Virtex-6 與Spartan-6系列再一次為業(yè)界領先的FPGA器件功能設立了新的高度，同時目標設計平臺的推動進一步增強了這一領先優(yōu)勢，幫助設計師在更加廣泛的應用領域，提高設計效率，減少在通用應用架構邏輯上所花費的時間，而把更多的時間留給新的、體現(xiàn)差異性的創(chuàng)新設計。

發(fā)表于：8/17/2009

Actel推出LIBERO IDE 8.6版本，新版本IDE亦加入設計調(diào)試功能

愛特公司 (Actel Corporation) 宣布推出Libero 集成開發(fā)環(huán)境 (IDE) 8.6版本，繼續(xù)領跑低功耗設計領域。最新版本的Libero IDE為設計人員提供了數(shù)項全新功能，包括使用SmartPower工具和布局布線后 (post-layout) 探針插入功能來進行器件調(diào)試，提供更強大的功耗分析功能。SmartPower 8.6版本包括全新的設計分析算法，無需使用傳統(tǒng)的VCD (Value Change Dump) 文件，便可進行快速、精確的功耗分析。此外，全新I/O Advisor功能可以確定并建議I/O配置, 以便滿足既具有最低功耗又能滿足時序約束要求。而新的布局布線后探針插入功能可讓設計人員將信號帶至封裝引腳進行觀察，無需在RTL設計中使用Identify Instrument 工具以及完成綜合流程，從而實現(xiàn)更高效的設計和調(diào)試。

發(fā)表于：8/14/2009

實用低功耗CPLD設計

每個便攜設備或者手持設備工程師都知道使功耗最小化是當前設計絕對需要的。但是，一個經(jīng)驗豐富的工程師就會明白微妙的細節(jié)可以使電池壽命延長到最大。這篇文章主要關注老練的專家怎樣使用極低功耗的CPLD從嵌入式設計的I/O子系統(tǒng)里去擠出一點功耗。

發(fā)表于：8/13/2009