頭條 基于FPGA的視頻處理硬件平臺設(shè)計與實現(xiàn) 為了滿足機載顯示器畫面顯示多元化的要求，提出了一種基于FPGA的視頻轉(zhuǎn)換與疊加技術(shù)，該技術(shù)以FPGA為核心，搭配解碼電路及信號轉(zhuǎn)換電路等外圍電路，可實現(xiàn)XGA與PAL模擬視頻信號轉(zhuǎn)換為RGB數(shù)字視頻信號，并且與數(shù)字圖像信號疊加顯示，具有很強的通用性和靈活性。實驗結(jié)果表明，視頻轉(zhuǎn)換與疊加技術(shù)能夠滿足機載顯示器畫面顯示的穩(wěn)定可靠、高度集成等要求，具備較高的應(yīng)用價值。 最新資訊 實用低功耗CPLD設(shè)計 每個便攜設(shè)備或者手持設(shè)備工程師都知道使功耗最小化是當前設(shè)計絕對需要的。但是，一個經(jīng)驗豐富的工程師就會明白微妙的細節(jié)可以使電池壽命延長到最大。這篇文章主要關(guān)注老練的專家怎樣使用極低功耗的CPLD從嵌入式設(shè)計的I/O子系統(tǒng)里去擠出一點功耗。 發(fā)表于：8/13/2009 半導(dǎo)體行業(yè)巨頭2009年第二季度財報點評 產(chǎn)業(yè)脈動,站點首頁,資訊,MCU/DSP,嵌入式系統(tǒng),模擬技術(shù),EDA及可編程,消費電子 發(fā)表于：8/13/2009 全球最大芯片應(yīng)用材料公司連續(xù)三季度虧損 全球最大的芯片制造設(shè)備生產(chǎn)商應(yīng)用材料公司（Applied Materials Inc）周二預(yù)計，由于新訂單增長和成本大幅削減，本財季公司至少能實現(xiàn)盈虧平衡。此消息推動該公司當日股價上漲約4%。 發(fā)表于：8/13/2009 Altera在中國成立第66家聯(lián)合實驗室和培訓中心 Altera公司(NASDAQ:ALTR)今天宣布，在北京大學軟件與微電子學院無錫產(chǎn)學院成立新的聯(lián)合實驗室 (EDA/SOPC)。這是Altera與中國大學一起建立的第66家聯(lián)合實驗室和培訓中心。作為Altera全球大學計劃的一部分，該聯(lián)合實驗室配備了最新的Altera Quartus II設(shè)計軟件和40套Altera DE2-70開發(fā)套件，以幫助教師指導(dǎo)學生進行實踐練習。 發(fā)表于：8/13/2009 Libero IDE v8.4環(huán)境下的FPGA數(shù)字系統(tǒng)設(shè)計 詳細介紹了在Actel公司Libero集成開發(fā)環(huán)境下，利用各種集成的工具和EDA軟件進行FPGA設(shè)計的過程和方法。通過具體實例，介紹了通過混合使用VHDL硬件編程語言、SmartDesign、IP核等多種設(shè)計手段實現(xiàn)一個雙端口RAM的方法，并給出相應(yīng)的仿真效果。 發(fā)表于：8/12/2009 Cadence推出首個TLM驅(qū)動式設(shè)計與驗證解決方案提升基于RTL流程的開發(fā)效率 新器件,站點首頁,芯片,嵌入式系統(tǒng),EDA及可編程 發(fā)表于：8/11/2009 Cadence推出首個TLM驅(qū)動式設(shè)計與驗證解決方案提升基于RTL流程的開發(fā)效率 最新資訊,站點首頁,資訊,嵌入式系統(tǒng),EDA及可編程 發(fā)表于：8/11/2009 Altera發(fā)布無線基站和遠程射頻前端設(shè)計CPRI v4.1 IP內(nèi)核 最新資訊,站點首頁,資訊,EDA及可編程 發(fā)表于：8/10/2009 宏力半導(dǎo)體發(fā)布0.13微米嵌入式閃存制程 新器件,站點首頁,芯片,EDA及可編程 發(fā)表于：8/10/2009 MIPS公開源代碼，推動Android 進入數(shù)字家庭 廠商新聞,站點首頁,資訊,MCU/DSP,嵌入式系統(tǒng),EDA及可編程 發(fā)表于：8/7/2009 ?…503504505506507508509510511512…?
