最近免费中文mv在线字幕,911久久精品无码免费看,亚洲色中文无码水中色

頭條

銀湖資本完成對Altera的51%股權(quán)收購

銀湖資本完成對Altera的51%股權(quán)收購

北京時間9月15日晚間，全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對 Altera 51% 股權(quán)的收購，該股權(quán)原由英特爾公司持有。同時，英特爾將保留 Altera 49% 的股權(quán)，此舉也彰顯了雙方對 Altera 未來良好發(fā)展充滿信心。

基于FPGA的自動售貨機(jī)主控制系統(tǒng)的設(shè)計與實現(xiàn)

從總體上介紹了自動售貨機(jī)主控制系統(tǒng)的組成和功能，討論了自動售貨機(jī)工作原理，詳細(xì)闡述了主控制系統(tǒng)FPGA的軟、硬件設(shè)計及其主要控制模塊的仿真實現(xiàn)，并編寫了系統(tǒng)程序總框圖。實踐驗證，系統(tǒng)能夠在各種條件下持續(xù)、平穩(wěn)、可靠地工作。

發(fā)表于：8/18/2009

浪潮集團(tuán)收購德國奇夢達(dá)西安研發(fā)中心，西安華芯將成為國際一流IC設(shè)計研發(fā)中心

近日，浪潮集團(tuán)收購德國奇夢達(dá)西安研發(fā)中心交接暨西安華芯半導(dǎo)體有限公司開業(yè)儀式在西安高新區(qū)隆重召開。此次并購是我國企業(yè)在金融危機(jī)環(huán)境下，抓住機(jī)遇、逆勢收購，引進(jìn)先進(jìn)的技術(shù)和高端人才團(tuán)隊，構(gòu)筑基于未來的產(chǎn)業(yè)核心競爭力的戰(zhàn)略舉措之一，也是目前中國為數(shù)不多的幾宗成功收購案例之一，在高科技領(lǐng)域更為屈指可數(shù)。

發(fā)表于：8/18/2009

賽靈思Virtex-6與目標(biāo)設(shè)計平臺雙雙榮獲2009 EDN China創(chuàng)新獎提名

“賽靈思目標(biāo)設(shè)計平臺獲得這一電子業(yè)界著名獎項的提名，再一次充分證明電子業(yè)界越來越重視推動FPGA進(jìn)入主流系統(tǒng)開發(fā)的新方法的需求?！?賽靈思公司產(chǎn)品與解決方案管理副總裁Mustafa Veziroglu先生說，“新的Virtex-6 與Spartan-6系列再一次為業(yè)界領(lǐng)先的FPGA器件功能設(shè)立了新的高度，同時目標(biāo)設(shè)計平臺的推動進(jìn)一步增強(qiáng)了這一領(lǐng)先優(yōu)勢，幫助設(shè)計師在更加廣泛的應(yīng)用領(lǐng)域，提高設(shè)計效率，減少在通用應(yīng)用架構(gòu)邏輯上所花費的時間，而把更多的時間留給新的、體現(xiàn)差異性的創(chuàng)新設(shè)計。

發(fā)表于：8/17/2009

Actel推出LIBERO IDE 8.6版本，新版本IDE亦加入設(shè)計調(diào)試功能

愛特公司 (Actel Corporation) 宣布推出Libero 集成開發(fā)環(huán)境 (IDE) 8.6版本，繼續(xù)領(lǐng)跑低功耗設(shè)計領(lǐng)域。最新版本的Libero IDE為設(shè)計人員提供了數(shù)項全新功能，包括使用SmartPower工具和布局布線后 (post-layout) 探針插入功能來進(jìn)行器件調(diào)試，提供更強(qiáng)大的功耗分析功能。SmartPower 8.6版本包括全新的設(shè)計分析算法，無需使用傳統(tǒng)的VCD (Value Change Dump) 文件，便可進(jìn)行快速、精確的功耗分析。此外，全新I/O Advisor功能可以確定并建議I/O配置, 以便滿足既具有最低功耗又能滿足時序約束要求。而新的布局布線后探針插入功能可讓設(shè)計人員將信號帶至封裝引腳進(jìn)行觀察，無需在RTL設(shè)計中使用Identify Instrument 工具以及完成綜合流程，從而實現(xiàn)更高效的設(shè)計和調(diào)試。

發(fā)表于：8/14/2009

實用低功耗CPLD設(shè)計

每個便攜設(shè)備或者手持設(shè)備工程師都知道使功耗最小化是當(dāng)前設(shè)計絕對需要的。但是，一個經(jīng)驗豐富的工程師就會明白微妙的細(xì)節(jié)可以使電池壽命延長到最大。這篇文章主要關(guān)注老練的專家怎樣使用極低功耗的CPLD從嵌入式設(shè)計的I/O子系統(tǒng)里去擠出一點功耗。

發(fā)表于：8/13/2009

半導(dǎo)體行業(yè)巨頭2009年第二季度財報點評

產(chǎn)業(yè)脈動,站點首頁,資訊,MCU/DSP,嵌入式系統(tǒng),模擬技術(shù),EDA及可編程,消費電子

發(fā)表于：8/13/2009

全球最大芯片應(yīng)用材料公司連續(xù)三季度虧損

全球最大的芯片制造設(shè)備生產(chǎn)商應(yīng)用材料公司（Applied Materials Inc）周二預(yù)計，由于新訂單增長和成本大幅削減，本財季公司至少能實現(xiàn)盈虧平衡。此消息推動該公司當(dāng)日股價上漲約4%。

發(fā)表于：8/13/2009

Altera在中國成立第66家聯(lián)合實驗室和培訓(xùn)中心

Altera公司(NASDAQ:ALTR)今天宣布，在北京大學(xué)軟件與微電子學(xué)院無錫產(chǎn)學(xué)院成立新的聯(lián)合實驗室 (EDA/SOPC)。這是Altera與中國大學(xué)一起建立的第66家聯(lián)合實驗室和培訓(xùn)中心。作為Altera全球大學(xué)計劃的一部分，該聯(lián)合實驗室配備了最新的Altera Quartus II設(shè)計軟件和40套Altera DE2-70開發(fā)套件，以幫助教師指導(dǎo)學(xué)生進(jìn)行實踐練習(xí)。

發(fā)表于：8/13/2009

Libero IDE v8.4環(huán)境下的FPGA數(shù)字系統(tǒng)設(shè)計

詳細(xì)介紹了在Actel公司Libero集成開發(fā)環(huán)境下，利用各種集成的工具和EDA軟件進(jìn)行FPGA設(shè)計的過程和方法。通過具體實例，介紹了通過混合使用VHDL硬件編程語言、SmartDesign、IP核等多種設(shè)計手段實現(xiàn)一個雙端口RAM的方法，并給出相應(yīng)的仿真效果。

發(fā)表于：8/12/2009

Cadence推出首個TLM驅(qū)動式設(shè)計與驗證解決方案提升基于RTL流程的開發(fā)效率

新器件,站點首頁,芯片,嵌入式系統(tǒng),EDA及可編程

發(fā)表于：8/11/2009