頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開(kāi)發(fā)的現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺(tái)式編程器中立即運(yùn)行，而無(wú)需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯(cuò)誤或問(wèn)題，設(shè)備可以在那里重新編程。 最新資訊 半導(dǎo)體行業(yè)巨頭2009年第二季度財(cái)報(bào)點(diǎn)評(píng) 產(chǎn)業(yè)脈動(dòng),站點(diǎn)首頁(yè),資訊,MCU/DSP,嵌入式系統(tǒng),模擬技術(shù),EDA及可編程,消費(fèi)電子 發(fā)表于：8/13/2009 全球最大芯片應(yīng)用材料公司連續(xù)三季度虧損 全球最大的芯片制造設(shè)備生產(chǎn)商應(yīng)用材料公司（Applied Materials Inc）周二預(yù)計(jì)，由于新訂單增長(zhǎng)和成本大幅削減，本財(cái)季公司至少能實(shí)現(xiàn)盈虧平衡。此消息推動(dòng)該公司當(dāng)日股價(jià)上漲約4%。 發(fā)表于：8/13/2009 Altera在中國(guó)成立第66家聯(lián)合實(shí)驗(yàn)室和培訓(xùn)中心 Altera公司(NASDAQ:ALTR)今天宣布，在北京大學(xué)軟件與微電子學(xué)院無(wú)錫產(chǎn)學(xué)院成立新的聯(lián)合實(shí)驗(yàn)室 (EDA/SOPC)。這是Altera與中國(guó)大學(xué)一起建立的第66家聯(lián)合實(shí)驗(yàn)室和培訓(xùn)中心。作為Altera全球大學(xué)計(jì)劃的一部分，該聯(lián)合實(shí)驗(yàn)室配備了最新的Altera Quartus II設(shè)計(jì)軟件和40套Altera DE2-70開(kāi)發(fā)套件，以幫助教師指導(dǎo)學(xué)生進(jìn)行實(shí)踐練習(xí)。 發(fā)表于：8/13/2009 Libero IDE v8.4環(huán)境下的FPGA數(shù)字系統(tǒng)設(shè)計(jì) 詳細(xì)介紹了在Actel公司Libero集成開(kāi)發(fā)環(huán)境下，利用各種集成的工具和EDA軟件進(jìn)行FPGA設(shè)計(jì)的過(guò)程和方法。通過(guò)具體實(shí)例，介紹了通過(guò)混合使用VHDL硬件編程語(yǔ)言、SmartDesign、IP核等多種設(shè)計(jì)手段實(shí)現(xiàn)一個(gè)雙端口RAM的方法，并給出相應(yīng)的仿真效果。 發(fā)表于：8/12/2009 Cadence推出首個(gè)TLM驅(qū)動(dòng)式設(shè)計(jì)與驗(yàn)證解決方案提升基于RTL流程的開(kāi)發(fā)效率 新器件,站點(diǎn)首頁(yè),芯片,嵌入式系統(tǒng),EDA及可編程 發(fā)表于：8/11/2009 Cadence推出首個(gè)TLM驅(qū)動(dòng)式設(shè)計(jì)與驗(yàn)證解決方案提升基于RTL流程的開(kāi)發(fā)效率 最新資訊,站點(diǎn)首頁(yè),資訊,嵌入式系統(tǒng),EDA及可編程 發(fā)表于：8/11/2009 Altera發(fā)布無(wú)線基站和遠(yuǎn)程射頻前端設(shè)計(jì)CPRI v4.1 IP內(nèi)核 最新資訊,站點(diǎn)首頁(yè),資訊,EDA及可編程 發(fā)表于：8/10/2009 宏力半導(dǎo)體發(fā)布0.13微米嵌入式閃存制程 新器件,站點(diǎn)首頁(yè),芯片,EDA及可編程 發(fā)表于：8/10/2009 MIPS公開(kāi)源代碼，推動(dòng)Android 進(jìn)入數(shù)字家庭 廠商新聞,站點(diǎn)首頁(yè),資訊,MCU/DSP,嵌入式系統(tǒng),EDA及可編程 發(fā)表于：8/7/2009 基于SOPC的JPEG2000編碼器設(shè)計(jì) 為了滿足網(wǎng)絡(luò)及多媒體領(lǐng)域的應(yīng)用，JPEG2000的硬件實(shí)現(xiàn)具有重要意義。本文提出了一種改進(jìn)的行式二維小波變換器結(jié)構(gòu)，設(shè)計(jì)了位平面并行的位平面編碼器和四級(jí)流水線結(jié)構(gòu)的算術(shù)編碼器，并將其整合于一個(gè)SOPC中，實(shí)現(xiàn)了JPEG2000編碼系統(tǒng)。整個(gè)設(shè)計(jì)通過(guò)Altera公司Stratix II系列的EP2S60F1020C5平臺(tái)驗(yàn)證，在最高時(shí)鐘頻率98MHz下能達(dá)到編碼分辨率512*512 灰度圖像52frame/s的速度，滿足了實(shí)時(shí)編碼的要求。 發(fā)表于：8/7/2009 ?…502503504505506507508509510511…?
