国产小鲜肉GAY在线观看,女人被狂躁c到高潮视频,亚洲综合网伊人中文

美國國家半導(dǎo)體在安富利舉辦的ARM系統(tǒng)設(shè)計(jì)策略高峰會(huì)議上展出全新設(shè)計(jì)工具

美國國家半導(dǎo)體公司（National Semiconductor Corp.）（美國紐約證券交易所上市代碼：NSM）宣布將在安富利在芝加哥(NYSE:AVT)舉辦的ARM系統(tǒng)設(shè)計(jì)策略高峰會(huì)議（Avnet Design Strategies for ARM Systems Design Summit）上正式展出其全新的 WEBENCH® Processor Power Architect設(shè)計(jì)工具，這是業(yè)界首款可在極短時(shí)間內(nèi)，讓工程師為愛特梅爾（Atmel Corporation）與飛思卡爾半導(dǎo)體（Freescale Semiconductor, Inc.）所生產(chǎn)的 ARM® 處理器提供電源建模及優(yōu)化設(shè)計(jì)的在線設(shè)計(jì)工具。。　

發(fā)表于：3/25/2011

基于FPGA的高階音頻均衡濾波器設(shè)計(jì)

文中設(shè)計(jì)的均衡濾波器充分利用FPGA內(nèi)部資源、時(shí)間換取空間的方法，在EP1C3系列的FPGA內(nèi)實(shí)現(xiàn)1 024階FIR數(shù)字均衡濾波器，并通過重載系數(shù)，可實(shí)現(xiàn)多種頻率響應(yīng)的均衡特性、簡易數(shù)字均衡濾波器的功能，達(dá)到了設(shè)計(jì)目的。

發(fā)表于：3/25/2011

Comtech （科通集團(tuán)）正式成為Cadence OrCAD 及Allegro 全線產(chǎn)品的指定經(jīng)銷商

近日，Comtech 與Cadence 簽訂代理協(xié)議，自2011年1月1日起中國本土最大、成長最快的電子元器件經(jīng)銷商及方案提供商--Comtech （科通集團(tuán)）正式與全球領(lǐng)先的電子設(shè)計(jì)自動(dòng)化系統(tǒng)廠商Cadence公司 (Nasdaq：CDNS)簽署分銷合作協(xié)議。Comtech將在中國區(qū)授權(quán)分銷Cadence 的OrCAD 及Allegro全線產(chǎn)品。

發(fā)表于：3/24/2011

高速PCB設(shè)計(jì)中電容的作用

第一部分：電容的分類電容在電路的設(shè)計(jì)中從應(yīng)用上進(jìn)行分類，可以將電容分為四類：第一類：AC耦合電容。主要用于Ghz信號(hào)的交流耦合。第二類：退耦電容。主要用于保持濾除高速電路板的電源或地的噪聲。

發(fā)表于：3/24/2011

基于FPGA的高速FIFO電路設(shè)計(jì)

由于FPGA內(nèi)嵌存儲(chǔ)器的容量有限，通常不能夠滿足實(shí)際設(shè)計(jì)電路的需求，需要外接SRAM、SDRAM、磁盤陣列等大容量存儲(chǔ)設(shè)備。本文主要介紹高速FIFO電路在數(shù)據(jù)采集系統(tǒng)中的應(yīng)用，相關(guān)電路主要有高速A/D轉(zhuǎn)換器、FPGA、SDRAM存儲(chǔ)器等。

發(fā)表于：3/22/2011

Synopsys宣布其HAPS-600基于高容量FPGA的原型驗(yàn)證解決方案進(jìn)入市場(chǎng)

新思科技有限公司（Synopsys, Inc.，納斯達(dá)克股票市場(chǎng)代碼：SNPS）日前宣布推出HAPS®-600 系列，這是其HAPS系列基于現(xiàn)場(chǎng)可編程門陣列（FPGA）原型驗(yàn)證系統(tǒng)中容量最高的一款產(chǎn)品。HAPS-600系列將基于FPGA的原型驗(yàn)證系統(tǒng)容量擴(kuò)展到高達(dá)相當(dāng)于8100萬ASIC門，從而確保了各種更大SoC項(xiàng)目的早期軟件開發(fā)。與HAPS-60系列產(chǎn)品相似，HAPS-600系列基于Xilinx 的Virtex®-6 LX760FPGA器件，可提供高達(dá)200MHz的性能。

發(fā)表于：3/21/2011

磁珠在PCB電路設(shè)計(jì)中的選用

普通濾波器是由無損耗的電抗元件構(gòu)成的，它在線路中的作用是將阻帶頻率反射回信號(hào)源，所以這類濾波器又叫反射濾波器。當(dāng)反射濾波器與信號(hào) 源阻抗不匹配時(shí)，就會(huì)有一部分能量被反射回信號(hào)源，造成干擾電平的增強(qiáng)。為解決這一弊病，可在濾波器的進(jìn)線上使用鐵氧體磁環(huán)或磁珠套，利用滋環(huán)或磁珠對(duì)高頻信號(hào)的渦流損耗，把高頻成分轉(zhuǎn)化為熱損耗。因此磁環(huán)和磁珠實(shí)際上對(duì)高頻成分起吸收作用，所以有時(shí)也稱之為吸收濾波器。

發(fā)表于：3/21/2011

電壓空間矢量研究及Matlab仿真

　通過仿真研究，SVPWM矢量控制變頻調(diào)速系統(tǒng)的結(jié)構(gòu)簡單，容易實(shí)現(xiàn)數(shù)字化。扇區(qū)判斷正確，占空比對(duì)應(yīng)的時(shí)間準(zhǔn)確，轉(zhuǎn)矩輸出波形較平穩(wěn)。其逆變器直流電壓利用率比用SPWM高，諧波成分小，采用矢量控制技術(shù)的電機(jī)調(diào)速系統(tǒng)動(dòng)靜態(tài)性能非常優(yōu)良。

發(fā)表于：3/17/2011

基于Matlab的雙饋調(diào)速系統(tǒng)研究與設(shè)計(jì)

　對(duì)于繞線式異步電機(jī)，定子接有固定頻率(50Hz)的工業(yè)電源，轉(zhuǎn)子側(cè)接有頻率、幅值、相位可調(diào)的變頻器電源后即構(gòu)成雙饋調(diào)速系統(tǒng)。在電動(dòng)機(jī)的轉(zhuǎn)軸上裝上轉(zhuǎn)子頻率檢測(cè)器測(cè)出轉(zhuǎn)差頻率，利用此信號(hào)及矢量控制技術(shù)即可實(shí)現(xiàn)對(duì)變頻電源輸出電壓（電流）幅值、頻率及相位的控制，并使異步電機(jī)的調(diào)速性能幾乎與直流電動(dòng)機(jī)調(diào)速性能相媲美。

發(fā)表于：3/17/2011

基于FPGA的數(shù)字示波器

摘要：提出一種基于FPGA的簡易數(shù)字示波器設(shè)計(jì)方法，硬件上采用以Altera公司的EP2C8Q208CN現(xiàn)場(chǎng)可編程門陣列芯片作為核心器件，同時(shí)結(jié)合FPGA和NIOS軟核的優(yōu)勢(shì)，設(shè)計(jì)高效的片上可編程系統(tǒng)(SoPC)對(duì)高速A／D所采集的數(shù)據(jù)進(jìn)

發(fā)表于：3/16/2011

基于FPGA過采樣技術(shù)及實(shí)現(xiàn)

過采樣技術(shù)是數(shù)字信號(hào)處理者用來提高模數(shù)轉(zhuǎn)換器(ADC)性能經(jīng)常使用的方法之一，它通過減小量化噪聲，提高ADC的信噪比，從而提高ADC的有效分辨率。

發(fā)表于：3/16/2011

一種基于FPGA 的嵌入式塊SRAM 的設(shè)計(jì)

文章中提出了一種應(yīng)用于FPGA 的嵌入式可配置雙端口的塊存儲(chǔ)器。該存儲(chǔ)器包括與其他電路的布線接口、可配置邏輯、可配置譯碼、高速讀寫電路。在編程狀態(tài)下，可對(duì)所有存儲(chǔ)單元進(jìn)行清零，且編程后為兩端口獨(dú)立的雙端存儲(chǔ)器。當(dāng)與FPGA 其他邏輯塊編程連接時(shí)，能實(shí)現(xiàn)FIFO 等功能?；?.5V 電源電壓、chart 0.22 μm CMOS 單多晶五鋁工藝設(shè)計(jì)生產(chǎn)，流片結(jié)果表明滿足最高工作頻率200MHz，可實(shí)現(xiàn)不同位數(shù)存儲(chǔ)器功能。

發(fā)表于：3/14/2011

CadSoft與英蓓特將聯(lián)手推廣EAGLE軟件在中國的應(yīng)用

e絡(luò)盟（前身為派睿電子）母公司Premier Farnell plc (LSE:pfl) 集團(tuán)日前正式宣布旗下的全資子公司德國CadSoft公司將與深圳英蓓特信息技術(shù)有限公司攜手將EAGLE軟件帶入中國。EAGLE——作為一款暢銷歐美的原理圖和PCB板設(shè)計(jì)工具，將通過其領(lǐng)先的技術(shù)來幫助中國電子設(shè)計(jì)工程師提升電子產(chǎn)品開發(fā)及設(shè)計(jì)的水平、提高工作效率以及縮短產(chǎn)品上市時(shí)間。為了迎合中國市場(chǎng)，EAGLE軟件將還推出了中文版界面，方便用戶使用。　

發(fā)表于：3/11/2011

面向?qū)ΨQ多核體系結(jié)構(gòu)的FPGA仿真模型

本文提出了面向?qū)ΨQ多核體系結(jié)構(gòu)的FPGA仿真模型，以及基于該模型的多核/眾核、SIMD體系結(jié)構(gòu)的執(zhí)行模式。相對(duì)于軟硬件聯(lián)合仿真方法，該仿真模型減少了軟硬件協(xié)同邏輯并避免了設(shè)計(jì)復(fù)雜的軟件劃分算法。實(shí)驗(yàn)結(jié)果表明，面向?qū)ΨQ多核體系結(jié)構(gòu)的FPGA仿真模型能有效地減少仿真系統(tǒng)FPGA資源的需求，增大FPGA的仿真規(guī)模，并且其帶來的仿真時(shí)間增量是可接受的。但該仿真模型主要是面向?qū)ΨQ體系結(jié)構(gòu)，而不適用于異構(gòu)多核系統(tǒng)等非對(duì)稱結(jié)構(gòu)。

發(fā)表于：3/11/2011

基于混沌粒子群優(yōu)化算法的FIR數(shù)字濾波器設(shè)計(jì)

有限脈沖響應(yīng)(FIR)數(shù)字濾波器的設(shè)計(jì)，實(shí)質(zhì)上是一個(gè)多參數(shù)優(yōu)化問題。將粒子群優(yōu)化算法與混沌相結(jié)合來設(shè)計(jì)FIR數(shù)字濾波器，并用該方法設(shè)計(jì)了一個(gè)高通濾波器。與用Parks-McClellan算法設(shè)計(jì)得到的高通濾波器進(jìn)行對(duì)比發(fā)現(xiàn)，基于混沌粒子群優(yōu)化算法(CPSO)的FIR濾波器通帶波動(dòng)小，阻帶衰減大，從而證明了該算法的有效性和優(yōu)越性。

發(fā)表于：3/10/2011