黄瓜视频app最新官网多少,双飞两个丰满少妇11p

用Multisim 仿真分析數(shù)據(jù)選擇器的工作過程

介紹用Multisim 仿真軟件分析數(shù)據(jù)選擇器工作過程的方法，即用Multisim 仿真軟件中的字組產(chǎn)生器產(chǎn)生數(shù)據(jù)選擇器的各個數(shù)據(jù)輸入信號，字組產(chǎn)生器的字組內(nèi)容反映數(shù)據(jù)選擇器不同數(shù)據(jù)輸入端的輸入情況，用Multisim 中邏輯分析儀多蹤同步顯示數(shù)據(jù)選擇器的各個數(shù)據(jù)輸入信號及輸出信號波形，可直觀描述數(shù)據(jù)選擇器的數(shù)據(jù)選擇的工作過程。所述方法的創(chuàng)新點是解決了數(shù)據(jù)選擇器的工作波形無法用電子實驗儀器進(jìn)行分析驗證的問題。

發(fā)表于：4/7/2011

數(shù)字基帶傳輸系統(tǒng)的FPGA設(shè)計與實現(xiàn)

采用FPGA技術(shù)實現(xiàn)數(shù)字基帶傳輸系統(tǒng)，包括編碼器的設(shè)計與仿真、譯碼器的設(shè)計與仿真以及整個數(shù)字基帶傳輸系統(tǒng)的設(shè)計與仿真。最后，在Altera公司的ACEX1K-EP1K30TC144-1芯片上加以實現(xiàn)。整個系統(tǒng)具有結(jié)構(gòu)簡單，性能穩(wěn)定，有效性好，可靠性高等優(yōu)點。

發(fā)表于：4/7/2011

基于OPNET的SCPS-NP協(xié)議仿真設(shè)計

要分析了空間數(shù)據(jù)系統(tǒng)咨詢委員會（CCSDS，CONsultative Committee for Space Data SySTems）系列協(xié)議的特點。為了驗證CCSDS 根據(jù)空間數(shù)據(jù)通信特點提出的一系列建議中的網(wǎng)絡(luò)層建議（SCPS-NP，Space CommunicationsProtocol Specification—Network Protocol）的性能。通過OPNET 通信仿真軟件進(jìn)行建模，基本實現(xiàn)了SCPS-NP 協(xié)議要求的功能，對協(xié)議的性能進(jìn)行了分析，對中國空間通信協(xié)議的發(fā)展方向提出了建議。

發(fā)表于：4/7/2011

Synopsys推出用于早期RTL探測的DC Explorer

全球領(lǐng)先的半導(dǎo)體設(shè)計、驗證和制造軟件及知識產(chǎn)權(quán)（IP）供應(yīng)商新思科技有限公司（Synopsys, Inc.，納斯達(dá)克股票市場代碼：SNPS）日前宣布：其Galaxy?設(shè)計實現(xiàn)平臺上又增加最新的工具DC Explorer，以顯著加快高質(zhì)量設(shè)計數(shù)據(jù)的開發(fā)速度。為了滿足當(dāng)前那些大規(guī)模集成的、擁有數(shù)百萬實例的、“千兆級”的設(shè)計所面臨的極具挑戰(zhàn)性的進(jìn)度要求，工程師們需要一種RTL探測解決方案，以確保他們能快速而高效地對不同的設(shè)計配置進(jìn)行假設(shè)分析—甚至在設(shè)計數(shù)據(jù)完成之前就可進(jìn)行 — 同時為實現(xiàn)流程創(chuàng)建一個更好的起始點。DC Explorer通過提供快出5倍的運行時間，以及與DC Ultra? RTL綜合10%的時序和面積關(guān)聯(lián)度來解決了這個挑戰(zhàn)。它也容忍不完整的設(shè)計數(shù)據(jù)，因此在設(shè)計流程的很早期就能指導(dǎo)高質(zhì)量的RTL和約束條件開發(fā)，從而確保了一個高度融合的設(shè)計流程。不久前，在加利福尼亞圣何塞舉行的Synopsys 用戶大會 (SNUG?)上，用戶們已概況介紹了DC Explorer在提升生產(chǎn)效率所帶來的各種新的好處。

發(fā)表于：4/6/2011

基于邏輯組的快速宏布局方法

一般來說，邏輯塊級設(shè)計平面布局的主要工作就是宏布局。傳統(tǒng)上，我們初始宏布局可以之前平面布局模式為基礎(chǔ)；布局時我們應(yīng)考慮到 IO 連接，需要先了解宏與 IO 間邏輯關(guān)系，然后再將宏設(shè)置于相關(guān) IO 的旁邊；我們傾向于將宏設(shè)置于邊界周圍；我們想要將名稱模式相似的宏設(shè)置在一起；我們會先運行布局（fix_cell）功能，然后再基于關(guān)鍵時序路徑或擁塞來調(diào)整宏布局，而且我們還可以通過顯示往返宏的飛線來觀察宏和 STD(標(biāo)準(zhǔn))單元的布局是否合理。

發(fā)表于：4/2/2011

基于TDI-CCD的成像FPGA系統(tǒng)軟件設(shè)計應(yīng)用

FPGA成像軟件是系統(tǒng)可靠運行的重要保障，其性能對整體分辨率的提高有著舉足輕重的作用。在給定的硬件條件下，通過高效設(shè)計FPGA軟件，能夠顯著提高系統(tǒng)性能。在成像軟件的數(shù)據(jù)處理方法上，仍然有很多方向，如實時圖像壓縮傳感，提高系統(tǒng)的傳輸能力；在FPGA內(nèi)部進(jìn)行海量數(shù)據(jù)處理等。通過實驗證明，該軟件的實際運行速度達(dá)到要求。因為硬件處理速度的限制，若想提高軟件運行頻率，尋求更加合理的軟件系統(tǒng)結(jié)構(gòu)以及電子學(xué)分系統(tǒng)結(jié)構(gòu)將成為重要的研究內(nèi)容。

發(fā)表于：4/2/2011

Stratix系列FPGA電源方案設(shè)計分析

本文利用Intersil高效三輸出同步補償穩(wěn)定器實現(xiàn)了Stratix FPGA的電源系統(tǒng)設(shè)計，并且進(jìn)行了一系列的仿真分析與驗證實驗。實驗表明該設(shè)計方案合理有效，易于實現(xiàn)，有較好的參考價值和實用價值。

發(fā)表于：4/1/2011

PCB：以品牌效應(yīng)促持續(xù)發(fā)展

在日前于上海舉辦的第二十屆中國國際電子電路展覽會(CPCASHOW2011)上，與會人士在為我國PCB產(chǎn)業(yè)取得巨大進(jìn)步感到欣喜的同時，紛紛指出，要鞏固我國PCB（印制電路板）產(chǎn)值及產(chǎn)量世界第一的地位，并向PCB生產(chǎn)強國邁進(jìn)，創(chuàng)建屬華強電子網(wǎng)電子元器件資訊提供最新的電子資訊，元器件資訊，LED資訊，IC資訊，非IC資訊，展會信息，這里是您了解最新的電子元器件信息的最佳平臺。

發(fā)表于：4/1/2011

高階FIR濾波器的計算機設(shè)計與FPGA實現(xiàn)

本文在結(jié)合Matlab和FPGA軟件QuartusⅡ的基礎(chǔ)上，完成了一種基于LPM參數(shù)化宏功能模塊的FIR濾波器設(shè)計，該法是基于工程實際應(yīng)用提出的，它對信號處理速率的要求不高，但對濾波器的階數(shù)較高。當(dāng)設(shè)計指標(biāo)改變，只需調(diào)整各模塊的參數(shù)，即可完成新的設(shè)計，該法已應(yīng)用在實際工程中。

發(fā)表于：4/1/2011

Altium持續(xù)投資聯(lián)合實驗室強化電子設(shè)計人才力量

全球領(lǐng)先的一體化電子產(chǎn)品開發(fā)解決方案提供商Altium日前宣布與中國礦業(yè)大學(xué)徐海學(xué)院合作共建電子設(shè)計聯(lián)合實驗室，這也是Altium公司首次與國內(nèi)獨立學(xué)院聯(lián)合建設(shè)實驗室。Altium公司向徐海學(xué)院捐贈了70套價值人民幣400萬的一體化電子設(shè)計平臺正版軟件Altium Designer，以用于電子設(shè)計教學(xué)及培訓(xùn)活動。雙方同時將合作開展與電子電路設(shè)計、FPGA數(shù)字電路設(shè)計及SoPC嵌入式系統(tǒng)設(shè)計領(lǐng)域相關(guān)的教學(xué)合作，全面提升下一代電子設(shè)計人才的綜合素養(yǎng)，并進(jìn)一步強化Altium與中國院校的合作。

發(fā)表于：3/31/2011

基于CORDIC改進(jìn)算法的DDS設(shè)計

采用CORDIC算法實時計算正弦值的方法，替代傳統(tǒng)DDS中的正弦查找表，顯著節(jié)省了硬件資源，極大提高了轉(zhuǎn)換速度以及DDS的頻率和相位分辨率。將基于改進(jìn)的并行流水結(jié)構(gòu)的CORDIC算法作為IP應(yīng)用于高端DDS芯片中，同時利用Matlab的M語言進(jìn)行仿真與調(diào)試，可以直觀地看到該改進(jìn)算法的輸出波形。

發(fā)表于：3/30/2011

π／4-DQPSK差分解調(diào)器的數(shù)字化FPGA設(shè)計與實現(xiàn)

給出了采用FPGA設(shè)計芯片技術(shù)對QPSK解調(diào)器進(jìn)行設(shè)計的實現(xiàn)方法。該方法可將解調(diào)器中原有的多種專用芯片的功能集成在一片大規(guī)?？删幊踢壿嬈骷﨔PGA上，從而實現(xiàn)了高度集成化和小型化。仿真結(jié)果表明，該方案具有突出的靈活性和高效性，可為設(shè)計者提供多種可自由選擇的設(shè)計方法和工具。

發(fā)表于：3/30/2011

Multisim在脈寬調(diào)制高亮LED驅(qū)動電路仿真應(yīng)用

介紹利用Maxim公司高亮LED驅(qū)動器MAXl6823的Spice模型在Multisim 8中建立MAXl6823新元器件的方法；并以555定時器及MAXl6823驅(qū)動器組成的脈寬調(diào)制高亮度LED驅(qū)動電路為例，通過設(shè)置高亮LED參數(shù)，以及調(diào)節(jié)電阻RP即改變555定時器輸出方波信號的占空比等對電路進(jìn)行仿真分析

發(fā)表于：3/30/2011

基于DSP的PSK信號調(diào)制設(shè)計與實現(xiàn)

高速數(shù)字突發(fā)通信通常需要快速、高效地對接收信號的位定時和載波初始相位信息進(jìn)行估計，而采用本文的關(guān)于BPSK及QPSK信號的調(diào)制方法，在軍事、民用領(lǐng)域都具有十分廣泛的應(yīng)用價值，并能應(yīng)用于各種數(shù)字通信領(lǐng)域。

發(fā)表于：3/30/2011

使用Cadence16.2過程中遇到的一些問題[附解惑方法]

筆者寫這篇博文的初衷：一是小小地總結(jié)一下我在這兩個月以來使用Cadence16.2的過程中所遇到的一些問題，并給出解決方法；二是想選幾個問題，把它們寫成文章，和網(wǎng)友分享一下，希望能給將要或者正在學(xué)習(xí)Cadence的網(wǎng)友提供一些好的幫助信息，少走一些彎路。

發(fā)表于：3/28/2011